異步Fifo是一種先進先出的電路，使用在需要產時數據接口的部分，用來存儲、緩沖在兩個異步時鐘之間的數據傳輸。在異步電路中，由于時鐘之間周期和相位完全獨立，因而數據的丟失概率不為零。如何設計一個高可靠性、高速的異步Fifo電路便成為一個難點。本設計介紹解決這一問題的一種方法。本設計采用VHDL語言的形式，在QuartusII的開發平臺下完成，繼而下載到FPGA中實現。
標簽： Fifo FPGA
上傳時間： 2013-07-30
上傳用戶：muyehuli
LM3S系列UART例程：發送Fifo觸發中斷原理
標簽： LM3S Fifo UART 發送
上傳時間： 2013-05-24
上傳用戶：han0097
LM3S系列UART例程：發送Fifo工作原理
上傳時間： 2013-04-24
上傳用戶：pei5
LM3S系列UART例程：以Fifo中斷方式發送
標簽： LM3S Fifo UART 中斷方式
上傳用戶：也一樣請求
LM3S系列UART例程：以Fifo中斷方式接收
上傳時間： 2013-05-20
上傳用戶：zklh8989
上傳時間： 2013-06-12
上傳用戶：米卡
異步Fifo是用來適配不同時鐘域之間的相位差和頻率飄移的重要模塊。本文設計的異步Fifo采用了格雷（GRAY）變換技術和雙端口RAM實現了不同時鐘域之間的數據無損傳輸。該結構利用了GRAY變換的特點，使得整個系統可靠性高和抗干擾能力強，系統可以工作在讀寫時鐘頻率漂移達到正負300PPM的惡劣環境。并且由于采用了模塊化結構，使得系統具有良好的可擴充性。
標簽： Fifo GRAY RAM 適配
上傳時間： 2013-08-08
上傳用戶：13817753084
使用Verilog編寫的同步Fifo，可通過設置程序中的DEPTH設置Fifo的深度，Fifo_WRITE_CLOCK上升沿向Fifo中寫入數據，\r\nFifo_READ_CLOCK上升沿讀取數據。本程序對Fifo上層操作簡單實用。
標簽： Verilog Fifo 編寫
上傳時間： 2013-08-12
上傳用戶：ljt101007
一篇關于Fifo設計以及FPGA設計的文章
上傳時間： 2013-08-19
上傳用戶：ainimao
關鍵詞 CAN報文對象的Fifo模式應用摘 要 CAN通信實驗
標簽： Fifo CAN 通信 實驗
上傳時間： 2013-11-03
上傳用戶：kernor
蟲蟲下載站版權所有 京ICP備2021023401號-1
<td id="qzmon"></td>
