亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > VHDL/Verilog/EDA源碼 > FIFO FPGA

FIFO FPGA

  • 資源大小:856 K
  • 上傳時間: 2013-07-30
  • 上傳用戶:mthft3t62
  • 資源積分:2 下載積分
  • 標      簽: FIFO FPGA

資 源 簡 介

異步FIFO是一種先進先出的電路,使用在需要產時數據接口的部分,用來存儲、緩沖在兩個異步時鐘之間的數據傳輸。在異步電路中,由于時鐘之間周期和相位完全獨立,因而數據的丟失概率不為零。如何設計一個高可靠性、高速的異步FIFO電路便成為一個難點。本設計介紹解決這一問題的一種方法。本設計采用VHDL語言的形式,在QuartusII的開發平臺下完成,繼而下載到FPGA中實現。

相 關 資 源

主站蜘蛛池模板: 泽库县| 兴业县| 克山县| 张家川| 康定县| 赤城县| 南丹县| 莒南县| 龙山县| 天津市| 长垣县| 儋州市| 中超| 广饶县| 拉孜县| 应用必备| 宜兴市| 蓝山县| 邵东县| 榆社县| 彝良县| 晴隆县| 宜君县| 井研县| 长春市| 若羌县| 寿宁县| 汝南县| 广德县| 扎赉特旗| 虹口区| 南华县| 黑龙江省| 海阳市| 桦南县| 平湖市| 方城县| 枞阳县| 电白县| 新疆| 平昌县|