本白皮書分析了業(yè)界對更高速率接口（尤其是100 GbE）的迫切需求、向平臺添加 100 GbE 時系統(tǒng)架構(gòu)師所面臨的重大風(fēng)險和問題，并評介幾種實現(xiàn)方案，這些方案顯示出 FPGA 在解決這些難題方面具有何等獨特的地位。
上傳時間： 2013-10-25
上傳用戶：851197153
本文著重介紹了 Xilinx Platform Flash PROM 如何幫助系統(tǒng)和電路板設(shè)計人員簡化 FPGA 配置設(shè)計。用于配置 FPGA 的可選解決方案有很多，但它們通常都需要大量的前期設(shè)計工作和時間。Platform Flash 是為配置 Xilinx FPGA 專門設(shè)計的一款包括硬件和軟件支持在內(nèi)的整體解決方案。
上傳時間： 2013-11-04
上傳用戶：ifree2016
PLD、FPGA優(yōu)秀設(shè)計的十條戒律, 該文淺顯易懂的介紹了一個優(yōu)秀設(shè)計必須考慮的問題，給出了設(shè)計方法和建議。仔細閱讀和消化本文，對提高PLD/FPGA設(shè)計水平大有裨益
上傳時間： 2013-11-23
上傳用戶：tsfh
賽靈思選用 28nm 高介電層金屬閘 (HKMG) 高性能低 功耗技術(shù)，并將該技術(shù)與新型一體化 ASMBLTM 架構(gòu)相結(jié)合，從而推出能降低功耗、提高性能的新一代FPGA。這些器件實現(xiàn)了前所未有的高集成度和高帶寬，為系統(tǒng)架構(gòu)師和設(shè)計人員提供了一種可替代 ASSP和 ASIC 的全面可編程解決方案。
上傳時間： 2013-10-10
上傳用戶：TF2015
FPGAs have changed dramatically since Xilinx first introduced them just 15 years ago. In thepast, FPGA were primarily used for prototyping and lower volume applications; custom ASICswere used for high volume, cost sensitive designs. FPGAs had also been too expensive and tooslow for many applications, let alone for System Level Integration (SLI). Plus, the development
標簽： Methodology Design Reuse FPGA
上傳時間： 2013-10-23
上傳用戶：旗魚旗魚
XAPP520將符合2.5V和3.3V I/O標準的7系列FPGA高性能I/O Bank進行連接 The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems
上傳時間： 2013-11-19
上傳用戶：yyyyyyyyyy
WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮點DSP算法實現(xiàn)方案： High-Level Implementation of Bit- and Cycle-Accurate Floating-Point DSP Algorithms with Xilinx FPGAs
上傳時間： 2013-11-07
上傳用戶：defghi010
賽靈思推出的三款全新產(chǎn)品系列不僅發(fā)揮了臺積電28nm 高介電層金屬閘 (HKMG) 高性能低功耗 (HPL) 工藝技術(shù)前所未有的功耗、性能和容量優(yōu)勢，而且還充分利用 FPGA 業(yè)界首款統(tǒng)一芯片架構(gòu)無與倫比的可擴展性，為新一代系統(tǒng)提供了綜合而全面的平臺基礎(chǔ)。目前，隨著賽靈思 7 系列 (Virtex®-7、Kintex™-7 和Artix™-7 系列) 的推出，賽靈思將系統(tǒng)功耗、性價比和容量推到了全新的水平，這在很大程度上要歸功于臺積電 28nm HKMG 工藝出色的性價比優(yōu)勢以及芯片和軟件層面上的設(shè)計創(chuàng)新。結(jié)合業(yè)經(jīng)驗證的 EasyPath™成本降低技術(shù)，上述新系列產(chǎn)品將為新一代系統(tǒng)設(shè)計人員帶來無與倫比的價值
上傳時間： 2013-11-15
上傳用戶：chenhr
由于Virtex-5 器件的基礎(chǔ)架構(gòu)與以往的FPGA 器件不同，因此，要為特定設(shè)計選擇合適的Virtex-5 器件并非易事。大多數(shù)情況下，設(shè)計應(yīng)采用類似的陣列大小（器件數(shù)量）并且比以前的目標器件至少低一個速度級別（如從中速級別到慢速級別）。但是，這種建議對于有些情況卻并不適用。本節(jié)將介紹一些會影響Virtex-5 FPGA 器件選擇標準的設(shè)計風(fēng)格和特征。
上傳時間： 2013-10-18
上傳用戶：yuyizhixia
本文介紹了在大規(guī)模FPGA設(shè)計中可以提高綜合效率和效果的多點綜合技術(shù)，本文適合大規(guī)模FPGA的設(shè)計者和Synplify pro的用戶閱讀。
上傳時間： 2013-11-23
上傳用戶：lbbyxmraon
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
