智能優化方法及MATLAB-GA工具箱簡介
上傳時間： 2017-07-16
上傳用戶：伍月1993
求解15個城市TSP的GA問題求解15個城市TSP的GA問題求解15個城市TSP的GA問題
上傳時間： 2017-10-23
上傳用戶：ligang
GA 802-2014 機動車類型 術語和定義
上傳時間： 2020-10-29
上傳用戶：
用GA算法優化BP神經網絡，預測回歸問題 用GA算法優化BP神經網絡，預測回歸問題
標簽： BP神經網絡
上傳時間： 2021-10-20
上傳用戶：recarry
該文檔為基于GA-BP神經網絡的礦石含量情況預測簡介文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
標簽： 神經網絡
上傳時間： 2021-11-18
上傳用戶：默默
新版本無人機.刷機用借助此實際應用程序，管理無人機的所有區域，例如電動機，GPS，傳感器，陀螺儀，接收器，端口和固件INAV-Chrome 的配置器中的新功能：修復了導致加速度計校準失敗的錯誤支持DJI FPV系統配置輸出選項卡中的怠速節氣門和馬達極現在可以在“混合器”選項卡中選擇“漫遊者”和“船用”平臺。 固件方面的支持仍然有限！閱讀完整的變更日誌 在過去的幾年中，無人駕駛飛機取得了相當大的進步，越來越多的人能夠獲取和使用無人機。 不用說，無人機可以基於特定固件在一組命令上運行。 在這方面， 用於Chrome的INAV-Configurator隨附的工具可幫助您輕鬆配置無人機的各個方面。支持多種硬件配置首先要提到的一件事是，要求Google Chrome瀏覽器能夠訪問INAV-Chrome的配置器功能。 儘管它已集成到Chrome中，但它可以作為獨立應用程序運行，甚至可以脫機使用，而與瀏覽器無關。 您甚至可以從Google Apps菜單為其創建桌面快捷方式。不用說，另一個要求是實際的飛行裝置。 該應用程序支持所有支持INAV的硬件配置，例如Sirius AIR3，SPRacingF3，Vortex，Sparky，DoDo，CC3D / EVO，Flip32 / + / Deluxe，DragonFly32，CJMCU Microquad，Chebuzz F3，STM32F3Discovery，Hermit ，Naze32 Tricopter框架和Skyline32。該窗口非常直觀，並提供各種令人印象深刻的提示和文檔。 在上方的工具欄上，您可以找到連接選項，這些選項可以通過COM端口，手動選擇或無線模式進行。 您也可以選擇自動連接。 連接後，您可以在上方的工具欄中查看設備的功能，並在側面板中輕鬆瀏覽配置選項。管理傳感器，電機，端口和固件本。
標簽： configurator 無人機
上傳時間： 2022-06-09
上傳用戶：
GA/T1400.3-2017《公安視頻圖像信息應用系統》1-4部分大合集
上傳時間： 2022-07-01
上傳用戶：trh505
本文設計了MCS-51單片機與FPGA的總線接口邏輯電路，實現了單片機與FPGA數據與控制信息的可靠通信，使FP—GA與單片機優勢互補，組成靈活的、軟硬件都可現場編程的控制系統。
上傳時間： 2013-07-27
上傳用戶：sxdtlqqjl
pb開發soket所需要的一個關鍵動態庫，我找了很久的，現在份享一下-pb socket dll
上傳時間： 2013-04-24
上傳用戶：refent
ASIC對產品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運算速度也受到限制.常規ASIC的硬件具有速度優勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現,使建立在可再配置硬件基礎上的進化硬件(EHW)成為智能硬件電路設計的一種新方法.作為進化算法和可編程器件技術相結合的產物,可重構FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實現方法.論文認為面向分類的專用類可重構FPGA(ASR-FPGA)的研究,可使可重構電路粒度劃分的針對性更強、設計更易實現.論文研究的可重構FPGA的BCH通訊糾錯碼進化電路是一類ASR-FPGA電路的具體方法,具有一定的實用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設計——求取實驗用BCH碼的生成多項式和校驗多項式及其相應的矩陣并構造實驗用BCH碼;(2)建立基于可重構FPGA的基核——構造具有可重構特性的硬件功能單元,以此作為可重構BCH碼電路的設計基礎;(3)構造實現可重構BCH糾錯碼電路的方法——建立可重構糾錯碼硬件電路算法并進行實驗驗證;(4)在可重構糾錯碼電路基礎上,構造進化硬件控制功能塊的結構,完成各進化RLA控制模塊的驗證和實現.課題是將可重構BCH碼的編譯碼電路的實現作為一類ASR-FPGA的研究目標,主要成果是根據可編程邏輯電路的特點,選擇一種可編程樹的電路模型,并將它作為可重構FPGA電路的基核T;通過對循環BCH糾錯碼的構造原理和電路結構的研究,將基核模型擴展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進行"格式化",使T規則排列在FPGA上,通過對T的控制端的不同配置來實現糾錯碼的各個功能單元;在可重構基核的基礎上提出了糾錯碼重構電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進化硬件描述語言,通過轉換為相應的VHDL語言描述以實現硬件電路;采用RLA模型的有限狀態機FSM方式實現了可重構糾錯碼電路的EHW的各個控制功能塊.在實驗方面,利用Xilinx FPGA開發系統中的VHDL語言和電路圖相結合的設計方法建立了循環糾錯碼基核單元的可重構模型,進行循環糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進行了FPGA實現.課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構FPGA核的設計的基本問題.課題的研究成果及其總結的一套ASR-FPGA進化硬件電路的設計方法對實際的進化硬件設計具有一定的實際指導意義,提出的基于專用類基核FPGA電路結構的研究方法為新型進化硬件的器件結構的設計也可提供一種借鑒.
上傳時間： 2013-07-01
上傳用戶：myworkpost
