九九九九九九精品任你躁,一色桃子av在线,欧美日韩一区二区三区不卡

H橋變壓器

H.264高清視頻編解碼系統(tǒng)中ARM控制模塊的軟件設計.pdf

隨著數(shù)字電視日益深入人心，高清概念越來越為人所熟知。帶有高清視頻功能的產(chǎn)品已經(jīng)逐步走向人們的工作和生活，高清視頻處理已經(jīng)從理論研究走向系統(tǒng)實際應用。毫無疑問，無論是從觀眾的視覺還是從產(chǎn)業(yè)的角度來看，高清視頻已經(jīng)成為數(shù)字視頻技術(shù)發(fā)展的必然趨勢。本文研究了整個編解碼系統(tǒng)中ARM控制模塊的軟件設計，最終完成以PC機為終端控制平臺，經(jīng)ARM控制模塊將命令發(fā)送給核心編解碼芯片MB86H51，使其完成相應的操作。、本文主要的工作有如下幾個方面： 1、根據(jù)ARM各型號芯片的特點，結(jié)合本系統(tǒng)的實際需求，最終選定Atmel公司的AT91SAM9261作為ARM控制板的核心處理芯片，并深入了解該芯片的工作原理和內(nèi)部結(jié)構(gòu)。 2、根據(jù)本系統(tǒng)中所選用的DataFlash型號及外圍電路連接情況等諸多因素，并結(jié)合Atmel公司所提供的AT91SAM9261一級BootLoader參考代碼，編寫調(diào)試符合本系統(tǒng)啟動運行的一級BootLoader引導程序，也稱為Bootstrap引導程序，最終成功實現(xiàn)引導U-Boot程序。 3、深入分析了U-Boot和Linux的體系結(jié)構(gòu)和編譯過程，結(jié)合AT91SAM9261芯片的特點和實際外圍電路的連接情況，修改U-Boot和Linux中主要的編譯參數(shù)，并進行重新編譯，最終成功移植到系統(tǒng)板中。 4、在ITU-T提供的H.264標準的參考解碼程序JM8.6的基礎上，詳細研究了H.264視頻編碼標準以及具體的解碼器結(jié)構(gòu)和解碼流程，并結(jié)合DirectX技術(shù)，開發(fā)了一款基于PC機的H.264解碼播放器，用于驗證存儲在PC機上的H.264壓縮碼流的正確性。

標簽： 264 ARM 高清視頻

上傳時間： 2013-04-24

上傳用戶：acon
H.264幀內(nèi)預測算法優(yōu)化及幾個重要模塊的FPGA實現(xiàn)

H.264作為新一代視頻編碼標準，相比上一代視頻編碼標準MPEG2，在相同畫質(zhì)下，平均節(jié)約64﹪的碼流。該標準僅設定了碼流的語法結(jié)構(gòu)和解碼器結(jié)構(gòu)，實現(xiàn)靈活性極大，其規(guī)定了三個檔次，每個檔次支持一組特定的編碼功能，并支持一類特定的應用，因此。H.264的編碼器的設計可以根據(jù)需求的不同而不同。 H.264雖然具有優(yōu)異的壓縮性能，但是其復雜度卻比一般編碼器高的多。本文對H.264進行了編碼復雜度分析，并統(tǒng)計了整個軟件編碼中計算量的分布。H.264中采用了率失真優(yōu)化算法，提高了幀內(nèi)預測編碼的效率。在該算法下進行幀內(nèi)預測時，為了得到一個宏塊的預測模式，需要進行592次率失真代價計算。因此為了降低幀內(nèi)預測模式選擇的計算復雜度，本文改進了幀內(nèi)預測模式選擇算法。實踐證明，在PSNR值的損失可以忽略不計的情況下，該算法相比原算法，幀內(nèi)編碼時間平均節(jié)約60﹪以上，對編碼的實時性有較大幫助。為了實現(xiàn)實時編碼，考慮到FPGA的高效運算速度和使用靈活性，本文還研究了H.264編碼器基本檔次的FPGA實現(xiàn)。首先研究了H.264編碼器硬件實現(xiàn)架構(gòu)，并對影響編碼速度，且具有硬件實現(xiàn)優(yōu)越性的幾個重要部分進行了算法研究和FPGA.實現(xiàn)。本文主要研究了H.264編碼器中整數(shù)DCT變換、量化、Zig-Zag掃描、CAVLC編碼以及反量化、逆整數(shù)DCT變換等部分。分別對這些模塊進行了綜合和時序仿真，并將驗證后通過的系統(tǒng)模塊下載到Xilinx virtex-Ⅱ Pro的FPGA中，進行了在線測試，驗證了該系統(tǒng)對輸入的殘差數(shù)據(jù)實時壓縮編碼的功能。本文對H.264編碼器幀內(nèi)預測模式選擇算法的改進，算法實現(xiàn)簡單，對軟件編碼的實時性有很大幫助。本文對在單片F(xiàn)PGA上實現(xiàn)H.264編碼器做出了探索性嘗試，這對H.264編碼器芯片的設計有著積極的借鑒性。

標簽： FPGA 264 幀內(nèi)預測算法優(yōu)化

上傳時間： 2013-05-25

上傳用戶：refent
基于DSPFPGA的H264AVC實時編碼器

H.264/AVC是ITU-T和ISO聯(lián)合推出的新標準，采用了近幾年視頻編碼方面的先進技術(shù)，以較高編碼效率和網(wǎng)絡友好性成為新一代國際視頻編碼標準。本文以實現(xiàn)D1格式的H.264/AVC實時編碼器為目標，作者負責系統(tǒng)架構(gòu)設計，軟硬件劃分以及部分模塊的硬件算法設計與實現(xiàn)。通過對H.264/AVC編碼器中主要模塊的算法復雜度的評估，算法特點的分析，同時考慮到編碼器系統(tǒng)的可伸縮性，可擴展性，本文采用了DSP+FPGA的系統(tǒng)架構(gòu)。DSP充當核心處理器，而FPGA作為協(xié)處理器，針對編碼器中最復雜耗時的模塊一運動估計模塊，設計相應的硬件加速引擎，以提供編碼器所需要的實時性能。 H.264/AVC仍基于以前視頻編碼標準的運動補償混合編碼方案，其中一個主要的不同在于幀間預測采用了可變塊尺寸的運動估計，同時運動向量精度提高到1/4像素。更小和更多形狀的塊分割模式的采用，以及更加精確的亞像素位置的預測，可以改善運動補償精度，提高圖像質(zhì)量和編碼效率，但同時也大大增加了編碼器的復雜度，因此需要設計專門的硬件加速引擎。本文給出了1/4像素精度的運動估計基于FPGA的硬件算法設計與實現(xiàn)，包括整像素搜索，像素插值，亞像素(1/2，1/4)搜索以及多模式選擇(支持全部七種塊分割模式)。設計中，將多處理器技術(shù)和流水線技術(shù)相結(jié)合，提供高性能的并行計算能力，同時，采用合理的存儲器組織結(jié)構(gòu)以提供高數(shù)據(jù)吞吐量，滿足運算的帶寬要求，并使編碼器具有較好的可伸縮性。最后，在Modelsim環(huán)境下建立測試平臺，完成了對整個設計的RTL級的仿真驗證，并針對Altera公司的FPGA芯片stratixⅡ系列的EP2S60-4器件進行優(yōu)化，從而使工作頻率最終達到134MHz，分析數(shù)據(jù)表明該模塊能夠滿足編碼器的實時性要求。

標簽： DSPFPGA H264 264 AVC

上傳時間： 2013-07-24

上傳用戶：sn2080395
H-JTAG.rar

H-JTAG USB仿真器是一款高速USB接口仿真器。仿真器采用USB接口供電，無需外接電源。支持10K~15MHZ的JTAG時鐘,，可提供最高可達750 KB/S的下載速度與最高可達550 KB/S讀取速度。與H-JTAG/H-FLASHER配合使用，可以實現(xiàn)高速調(diào)試與下載。該仿真器靈活，高效，穩(wěn)定性好，能夠全面滿足用戶的需求

標簽： H-JTAG

上傳時間： 2013-04-24

上傳用戶：q123321
主從型IGCT逆變器及其在STATCOM中的應用

本文針對6KV中壓電網(wǎng)三相平衡負載的無功功率補償，結(jié)合二極管箝位多電平逆變器和H橋級聯(lián)多電平逆變器的特點，提出了一種能夠直接并入電網(wǎng)的新型主從式的逆變器結(jié)構(gòu)：主逆變器采用二極管箝位三電平逆變器，從逆變器采用三個H橋(即全橋)逆變器。主逆變器和H橋逆變器采用級聯(lián)的形式連接，最后構(gòu)成一個五電平的混聯(lián)逆變器。從逆變器負責產(chǎn)生一個方波電壓，構(gòu)成輸?shù)A正弦電壓的基本成分：主逆變器產(chǎn)生輸出電壓的補償部分以及負責消除低次諧波。對于主逆變器直流側(cè)電容電壓的平衡問題，本文提出了一種采用硬件電路平衡的方法，從而降低了PWM調(diào)制時控制方法的復雜性。因為集成門極換相晶閘管(IGCT)這種新型電力電子器件具有開關(guān)頻率高、無緩沖電路、耐壓高等優(yōu)點，主電路選用IGCT作為開關(guān)器件。本文詳細分析了用于STATCOM的主從型逆變器電路結(jié)構(gòu)，同時給出了電路參數(shù)的確定方法，并對STATCOM逆變器輸出電壓的諧波進行了理論分析。根據(jù)本文提出的主從型逆交器結(jié)構(gòu)特點，建立了基于瞬時無功理論的STATCOM系統(tǒng)動態(tài)控制模型，并給出了一種解藕反饋控制方法。最后通過仿真結(jié)果證明了所提出的這種主從型逆變器STA’rC0^I結(jié)構(gòu)在消除諧波方面的優(yōu)越性。

標簽： STATCOM IGCT 逆變器中的應用

上傳時間： 2013-10-31

上傳用戶：frank1234
H-JTAG.RAR

H-JTAG USB仿真器是一款高速USB接口仿真器。仿真器采用USB接口供電，無需外接電源。支持10K~15MHZ的JTAG時鐘,，可提供最高可達750 KB/S的下載速度與最高可達550 KB/S讀取速度。與H-JTAG/H-FLASHER配合使用，可以實現(xiàn)高速調(diào)試與下載。該仿真器靈活，高效，穩(wěn)定性好，能夠全面滿足用戶的需求

標簽： 數(shù)字電視原理

上傳時間： 2013-07-30

上傳用戶：eeworm
DVBH發(fā)射端信道內(nèi)碼和調(diào)制部分的FPGA設計和實現(xiàn)

數(shù)字電視技術(shù)和超大規(guī)模深亞微米的系統(tǒng)級芯片設計技術(shù)是當前信息產(chǎn)業(yè)中最受關(guān)注的兩個方向。它們的交叉就是數(shù)字電視應用中的一系列系統(tǒng)級芯片和超深亞微米專用集成電路。其中信道處理系統(tǒng)及其相關(guān)芯片更是集中了數(shù)字信號處理前向糾錯編解碼等數(shù)字電視傳輸?shù)暮诵募夹g(shù)，成為設計和開發(fā)整個數(shù)字電視系統(tǒng)的關(guān)鍵之一。數(shù)字高清晰度電視(Digital HDTV)做為第三代電視標準，已成為當今世界高技術(shù)競爭的焦點，本文正是從這個交叉點上出發(fā)對DVB-H(Digital Video Broadcasting-Handheld)標準中所涉及的信道編碼和調(diào)制部分進行了研究，重點分析了信道內(nèi)編碼部分的硬件優(yōu)化實現(xiàn)。本項目完成了DVB-H傳輸系統(tǒng)信道編碼的FPGA硬件設計和實現(xiàn)，系統(tǒng)所有FPGA硬件電路設計采用了Veillog HDL語言編寫。同時對清華大學數(shù)字電視地面?zhèn)鬏敇藴蔇MB-T(Terrestrial Digital Multimedia/TV Broadcasting)中的關(guān)鍵技術(shù)做了研究，與DVB標準中的相關(guān)技術(shù)做了對比。本文首先對DVB．H以及COFDM的相關(guān)理論進行介紹和研究。然后針對DVB-H信道編碼調(diào)制器中的部分核心算法的FPGA設計和實現(xiàn)進行了詳細的研究工作，包括外編碼、內(nèi)編碼(卷積刪余)、內(nèi)交織(包括比特交織和符號交織)、星座映射、幀形成、OFDM調(diào)制的部分設計等。相應地對DVB-H信道解碼解調(diào)器中的部分算法的FPGA設計的研究工作做了描述，包括符號解交織和比特解交織。同時對清華大學數(shù)字電視地面?zhèn)鬏敇藴蔇MB-T外接收機中頻域和時域解交織模塊的FPGA設計實現(xiàn)做了描述。筆者在項目中完成的主要工作有： (1)與項目組成員合作制定系統(tǒng)框架，劃分模塊。 (2)對所負責的模塊，包括外編碼、內(nèi)編碼(卷積刪余)、內(nèi)交織(包括比特交織和符號交織)、星座映射、幀形成、OFDM調(diào)制的算法進行研究并加以優(yōu)化，建立軟件仿真模型，進行FPGA設計，仿真和實現(xiàn)。

標簽： DVBH FPGA 發(fā)射端信道

上傳時間： 2013-06-10

上傳用戶：rockjablew
基于FPGA的數(shù)字視頻信號發(fā)生器

隨著數(shù)字技術(shù)的高速發(fā)展，越來越多的針對數(shù)字視頻壓縮、傳送、顯示等的設備涌入市場。要從這些良莠不齊的產(chǎn)品中挑選出令人滿意的商品，一套良好的數(shù)字視頻測試設備就必不可少。然而，現(xiàn)階段大多數(shù)數(shù)字視頻信號源都存在不同的缺點，如測試圖像種類太少、沒有動態(tài)測試源、缺乏專用測試信號等。為有效克服這些缺陷，作者設計并開發(fā)了一套基于FPGA的數(shù)字視頻信號發(fā)生器。整個系統(tǒng)包括硬件平臺和圖像格式轉(zhuǎn)換軟件兩大部分。硬件平臺本身即為獨立的信號發(fā)生器，可以生成多種測試圖像。配備了圖像格式轉(zhuǎn)換軟件，就可以實現(xiàn)硬件平臺從PC機接收各種靜態(tài)測試圖像、動態(tài)測試序列，不斷更新測試圖像庫。整個系統(tǒng)具有良好的硬件體系結(jié)構(gòu)、便捷的輸入接口，穩(wěn)定的信號輸出，同時操作靈活、方便，易于升級更新。在系統(tǒng)的開發(fā)過程中，使用了多種硬件、軟件開發(fā)工具，如PROTEL DXP、ISE、MODEL SIM、MATLAB、C＃．NET等。由于軟硬件調(diào)試均由同一人完成，因此整個系統(tǒng)具備良好的統(tǒng)一性和兼容性。另外，作者還研究并設計了一種針對H.264編解碼器壓縮損傷的測試信號。評估一個編碼器的性能可采用主觀評價或客觀評價兩種方法。其中主觀評價最為直接、有效。本文在依托主觀評價方法的基礎上，結(jié)合客觀參數(shù)的指導性，研究并設計一種通過人眼就可以方便的觀測到實際存在的壓縮損傷的測試信號，以達到直接對編解碼器性能進行比較的目的。

標簽： FPGA 數(shù)字視頻信號發(fā)生器

上傳時間： 2013-07-19

上傳用戶：cxl274287265
H.264視頻編碼器(ITU的264編碼參考軟件)

·文件列表: JM90 ....\bin ....\...\data.txt ....\...\dataDec.txt ....\...\decoder.cfg ....\...\encoder.cfg ....\...\encoder.cfg.bak ....\...\encoder_b

標簽： 264 ITU 視頻編碼器編碼

上傳時間： 2013-04-24

上傳用戶：小宇NVO
雙通道8A DCDC uModule穩(wěn)壓器能夠容易地通過并聯(lián)來提供16A電流

LTM®4616 是一款雙路輸入、雙路輸出 DC/DC μModule™ 穩(wěn)壓器，采用 15mm x 15mm x 2.8mm LGA 表面貼裝型封裝。由於開關(guān)控制器、MOSFET、電感器和其他支持元件均被集成在纖巧型封裝之內(nèi)，因此只需少量的外部元件。

標簽： uModule DCDC 16A 雙通道

上傳時間： 2013-10-27

上傳用戶：頂?shù)弥?/p>