基于FPGA的JPEG圖像壓縮芯片設(shè)計
該文探討了以FPGA(Field Programmable Gates Array)為平臺,使用HDL(Hardware Description Language)語言設(shè)計并實現(xiàn)符合JPEG靜態(tài)圖象壓縮算法基本模式標(biāo)準(zhǔn)的圖象壓縮芯片.在簡要介紹JPEG基本模式標(biāo)準(zhǔn)和FPGA設(shè)計流程的基礎(chǔ)上,針對JP...
HARDWARE技術(shù)資料
?? 資源總數(shù)：491
?? 技術(shù)文檔：1
?? 源代碼：25956
?? 電路圖：2
探索硬件設(shè)計的無限可能，從基礎(chǔ)電路到復(fù)雜系統(tǒng)集成，涵蓋微處理器、傳感器、接口技術(shù)等關(guān)鍵領(lǐng)域。適用于消費電子、工業(yè)控制、物聯(lián)網(wǎng)等多個行業(yè)應(yīng)用。本頁面匯集了491個精選硬件資源，包括設(shè)計指南、開發(fā)工具及案例分析，助力工程師快速掌握核心技術(shù)，優(yōu)化產(chǎn)品性能。立即訪問，開啟您的創(chuàng)新之旅！
?? HARDWARE熱門資料
查看全部491個資源 ?基于FPGA的信道均衡器的設(shè)計與實現(xiàn)
在無線通信系統(tǒng)中,信號在傳輸過程中由于多徑效應(yīng)和信道帶寬的有限性以及信道特性的不完善性導(dǎo)致不可避免地產(chǎn)生碼間串?dāng)_(Intersymbol Interference).為了克服碼間串?dāng)_所帶來的信號畸變,則必須在接收端增加均衡器,以補(bǔ)償信道特性,正確恢復(fù)發(fā)送序列.盲均衡器由于不需要訓(xùn)練序列,僅利用接收信...
VerilogHDL數(shù)字設(shè)計與綜合夏宇聞譯（第二版）
Verilog HDL是一種硬件描述語言（HDL:Hardware Discription Language），是一種以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。 Verilog HDL和VHDL是目前世界上最流行的兩種...
動態(tài)可重構(gòu)FPGA的布局布線算法研究
可編程邏輯芯片特別是現(xiàn)場可編程門陣列(Field-Programmable Gate Array，F(xiàn)PGA)芯片的快速發(fā)展，使得新的芯片能夠根據(jù)具體應(yīng)用動態(tài)地調(diào)整結(jié)構(gòu)以獲得更好的性能，這類芯片稱為動態(tài)可重構(gòu)FPGA芯片(Dynamically ReconfigurableFPGA，DRFPGA)。然...
高速圖像采集系統(tǒng)的研究與設(shè)計
圖像采集是數(shù)字化圖像處理的第一步，開發(fā)圖像采集平臺是視覺系統(tǒng)開發(fā)的基礎(chǔ)。視覺檢測的速度是視覺檢測要解決的關(guān)鍵技術(shù)之一，也是專用圖像處理系統(tǒng)設(shè)計所要完成的首要目標(biāo)...
?? HARDWARE技術(shù)文檔
查看更多 ??? HARDWARE源代碼
查看更多 ??? HARDWARE資料分類