亚洲精品成人自拍,九色一区二区,涩涩视频在线播放

Hello FPGA

fpga 和 cpld入門(mén)教程

fpga 和 cpld入門(mén)教程，初學(xué)者必備！

標(biāo)簽： fpga cpld 入門(mén)教程

上傳時(shí)間： 2013-08-07

上傳用戶：2728460838
FPGA設(shè)計(jì)與應(yīng)用教學(xué)課件

FPGA設(shè)計(jì)與應(yīng)用教學(xué)課件.ppt 吐血為大家提供

標(biāo)簽： FPGA 教學(xué)課件

上傳時(shí)間： 2013-08-07

上傳用戶：chenjjer
一個(gè)關(guān)于fpga開(kāi)發(fā)的fft模塊

自己寫(xiě)的一個(gè)關(guān)于fpga開(kāi)發(fā)的fft模塊。

標(biāo)簽： fpga fft 模塊

上傳時(shí)間： 2013-08-07

上傳用戶：JamesB
能夠在FPGA環(huán)境下實(shí)現(xiàn)密碼鎖的設(shè)置與開(kāi)鎖功能

能夠在FPGA環(huán)境下實(shí)現(xiàn)密碼鎖的設(shè)置與開(kāi)鎖功能，并能更改使用密碼，還可以防止抖動(dòng)

標(biāo)簽： FPGA 環(huán)境密碼鎖

上傳時(shí)間： 2013-08-07

上傳用戶：sk5201314
DE1-FPGA-Board

Pacman 4 DE1-FPGA-Board

標(biāo)簽： FPGA-Board DE

上傳時(shí)間： 2013-08-07

上傳用戶：kr770906
基于Xilinx FPGA的DDRSDRAM的Verilog控制代碼

基于Xilinx FPGA的DDRSDRAM的Verilog控制代碼，使用的FPGA為Virtex-4，實(shí)現(xiàn)對(duì)DDRSDRAM的簡(jiǎn)單控制（對(duì)一系列地址的寫(xiě)入和讀取）。

標(biāo)簽： DDRSDRAM Verilog Xilinx FPGA

上傳時(shí)間： 2013-08-07

上傳用戶：ainimao
FPGA的基礎(chǔ)知識(shí)和概念

具體內(nèi)容主要包括以下幾個(gè)方面：1、FPGA的基礎(chǔ)知識(shí)和概念，設(shè)計(jì)流程。2、QuartuII軟件使用方法和技巧3、VerilogHDL語(yǔ)言設(shè)計(jì)方法和技巧4、基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)(NIOSII設(shè)計(jì))5、FPGA硬件電路板設(shè)計(jì)6、其他專題討論(如Memory控制器設(shè)計(jì)，圖像處理算法設(shè)計(jì)，通信系統(tǒng)算法設(shè)計(jì)等)

標(biāo)簽： FPGA 基礎(chǔ)知識(shí)

上傳時(shí)間： 2013-08-07

上傳用戶：dancnc
FPGA設(shè)計(jì)全流程（教程）

FPGA設(shè)計(jì)全流程－軟件綜合使用、FPGA設(shè)計(jì)全流程－軟件綜合使用、

標(biāo)簽： FPGA 流程教程

上傳時(shí)間： 2013-08-07

上傳用戶：JIUSHICHEN
基于FPGA的FIR濾波器的設(shè)計(jì)

優(yōu)秀論文,基于FPGA的FIR濾波器的設(shè)計(jì)

標(biāo)簽： FPGA FIR 濾波器

上傳時(shí)間： 2013-08-07

上傳用戶：遠(yuǎn)遠(yuǎn)ssad
FPGA的高性能32位浮點(diǎn)FFTIP核的開(kāi)發(fā)

基于FPGA的高性能32位浮點(diǎn)FFTIP核的開(kāi)發(fā)，適合fpga工程技術(shù)人員參考

標(biāo)簽： FFTIP FPGA 性能浮點(diǎn)

上傳時(shí)間： 2013-08-07

上傳用戶：清風(fēng)冷雨