<li id="6kysq"></li> CCAVR軟件有ISP功能，能過調用STK500完成的，只要設置好參數，在ICCAVR中就可以給芯片編程了，還可以讓程序一編譯完就自動下載到芯片中，相當方便。在Tools->environment options->ISP里設定STK500.exe的路徑。— 用于調用STK500程序。在Tools->In system programming 里Programmer Interface中選中STK500。— 選擇STK500下載方式。在Tools->In system programming 里把Auto Program After Compile 的小勾選上。— 編譯后自動編程。在Tools->In system programming 中還有一些設置項，大家可以根據需要進行相關設置。下面的圖片是操作過程。
上傳時間： 2013-11-17
上傳用戶：joseph
NEC 16位MCU參考手冊 The 78K0R/IC3 is a 16-bit single-chip microcontroller that uses a 78K0R CPU core and incorporates peripheral functions, such as ROM/RAM, a multi-function timer, a multi-function serial interface, an A/D converter, a programmable gain amplifier (PGA), a comparator, a real-time counter, and a watchdog timer.
上傳時間： 2013-11-02
上傳用戶：努力努力再努力
PIC單片機實用教程基礎篇+提高篇 PIC單片機（Peripheral Interface Controller）是一種用來開發的去控制外圍設備的集成電路（IC）。一種具有分散作用（多任務）功能的CPU。與人類相比，大腦就是CPU，PIC 共享的部分相當于人的神經系統。 PIC 單片機是一個小的計算機 PIC單片機有計算功能和記憶內存像CPU并由軟件控制允行。然而，處理能力—存儲器容量卻很有限，這取決于PIC的類型。但是它們的最高操作頻率大約都在20MHz左右，存儲器容量用做寫程序的大約1K—4K字節。 時鐘頻率與掃描程序的時間和執行程序指令的時間有關系。但不能僅以時鐘頻率來判斷程序處理能力，它還隨處理裝置的體系結構改變（1*）。如果是同樣的體系結構，時鐘頻率較高的處理能力會較強。 這里用字來解釋程序容量。用一個指令（2*）表示一個字。通常用字節（3*）來表示存儲器（4*）容量。一個字節有8位，每位由1或0組成。PIC16F84A單片機 的指令由14位構成。當把1K個子轉換成位為：1 x 1,024 x 14 = 14,336位。再轉換為字節為：14,336/(8 x 1,024) = 1.75K。在計算存儲器的容量時，我們規定 1G 字節 = 1,024M 字節, 1M 字節 = 1,024K 字節, 1K 字節= 1,024 字節. 它們不是以1000為倍數，因為這是用二進制計算的緣故。 1*計算機的物理結構,包括組織結構、容量、該計算機的CPU、存儲器以及輸入輸出設備間的互連。經常特指CPU的組織結構,包括它的寄存器、標志、總線、算術邏輯部件、指令譯碼與執行機制以及定時和控制部件。 2*指出某種操作并標識其操作數(如果有操作數的話)的一種語言構造 3*作為一個單位來操作(運算)的一個二進制字符串,通常比計算機的一個字短。 4*處理機內的所有可尋址存儲空間以及用于執行指令的其它內存儲器。 在計算存儲器的容量時，我們規定 1G 字節 = 1,024M 字節, 1M 字節 = 1,024K 字節, 1K 字節= 1,024 字節. 它們不是以1000為倍數，因為這是用二進制計算的緣故。 用PIC單片機使電路做的很小巧變得可能。 因為PIC單片機可以把計算部分、內存、輸入和輸出等都做在一個芯片內。所以她工作起來效率很高、功能也自由定義還可以靈活的適應不同的控制要求，而不必去更換不同的IC。這樣電路才有可能做的很小巧。
上傳時間： 2013-10-15
上傳用戶：sxdtlqqjl
The CAT28LV64 is a low voltage, low power, CMOS Parallel EEPROM organized as 8K x 8−bits. It requires a simple interface for in−system programming. On−chip address and data latches, self−timed write cycle with auto−clear and VCC power up/down write protection eliminate additional timing and protection hardware. DATA Polling and Toggle status bit signal the start and end of the self−timed write cycle. Additionally, the CAT28LV64 features hardware and software write protection.
上傳時間： 2013-11-16
上傳用戶：浩子GG
The CAT25128 is a 128−Kb Serial CMOS EEPROM device internally organized as 16Kx8 bits. This features a 64−byte page write buffer and supports the Serial Peripheral Interface (SPI) protocol. The device is enabled through a Chip Select (CS) input. In addition, the required bus signals are clock input (SCK), data input (SI) and data output (SO) lines. The HOLD input may be used to pause any serial communication with the CAT25128 device. The device featuressoftware and hardware write protection, including partial as well as full array protection.
上傳時間： 2013-11-15
上傳用戶：fklinran
CAT5110/18/19/23/24/25 linear-taper digitally programmable potentiometers perform the same function as a mechanical potentiometer or a variable resistor. These devices consist of a fixed resistor and a wiper contact with 32-tap points that are digitally controlled through a2-wire up/down serial interface.
上傳時間： 2013-11-22
上傳用戶：541657925
Nios 的用戶定義接口邏輯實例 有許多人問我使用 Nios 的用戶定義接口邏輯怎么用，想了幾天決定設計一個實例來說明。該例為一個使用 user to interface logic 設計的 PWM 實例，其中包括三個文件： plus32.v 是一個為 32bit nios 設計的 pwm 實例。 plus16.v 是一個為 16bit nios 設計的 pwm 實例。 test.s 是一個使用中斷調用 pwm 的匯編語言測試程序。以上模塊和程序均調試通過，并可穩定工作。這里讓大家參考是使大家通過該例來真正理解 user to interface logic 設計方法，和nios 中通過匯編調用中斷的方法，所以超值喔。另外熱烈歡迎大家的指導。 注：在設計 Nios 時，將你調用的 user to interface logic 插件重命名為 plus_0，這樣我的 test.s 可不作任何改動，你就可用示波器通過 nios 的 plus 管腳觀察到一個要求的輸出。
上傳時間： 2013-11-15
上傳用戶：cc1915
HCS12微控制器MC9S12DP256 第一步： 1) HCS12 技術概述2) Operating Modes工作模式3) Resource Mapping資源映射4) External Bus Interface外部總線接口5) Port Integration Module端口集成模塊6) Background Debug Mode背景調試模塊
上傳時間： 2013-12-20
上傳用戶：源碼3
The PCA9519 is a 4-channel level translating I2C-bus/SMBus repeater that enables theprocessor low voltage 2-wire serial bus to interface with standard I2C-bus or SMBus I/O.While retaining all the operating modes and features of the I2C-bus system during thelevel shifts, it also permits extension of the I2C-bus by providing bidirectional buffering forboth the data (SDA) and the clock (SCL) lines, thus enabling the I2C-bus or SMBusmaximum capacitance of 400 pF on the higher voltage side. The SDA and SCL pins areover-voltage tolerant and are high-impedance when the PCA9519 is unpowered.
標簽： 4channel transla level 9519
上傳時間： 2013-11-19
上傳用戶：jisiwole
The PCA9557 is a silicon CMOS circuit which provides parallel input/output expansion for SMBus and I2C-bus applications. The PCA9557 consists of an 8-bit input port register, 8-bit output port register, and an I2C-bus/SMBus interface. It has low current consumption and a high-impedance open-drain output pin, IO0. The system master can enable the PCA9557’s I/O as either input or output by writing to the configuration register. The system master can also invert the PCA9557 inputs by writing to the active HIGH polarity inversion register. Finally, the system master can reset the PCA9557 in the event of a time-out by asserting a LOW in the reset input. The power-on reset puts the registers in their default state and initializes the I2C-bus/SMBus state machine. The RESET pin causes the same reset/initialization to occur without de-powering the part.
上傳時間： 2014-01-18
上傳用戶：bs2005
<strike id="2c4uu"></strike>