亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

I-WIRE

  • 如何構建一個1-Wire評估套件

    Abstract: The 1-Wire product family includes numerous devices that can be easily evaluated using a Windows®-based

    標簽: Wire 評估套件

    上傳時間: 2013-10-12

    上傳用戶:fudong911

  • 微帶天線[加]I.J.鮑爾

    微帶天線[加]I.J.鮑爾

    標簽: I.J. 微帶天線

    上傳時間: 2013-11-17

    上傳用戶:jhksyghr

  • USB Anaslyst-I分析儀軟件

    USB Anaslyst-I分析儀軟件 安裝程序

    標簽: Anaslyst-I USB 分析儀 軟件

    上傳時間: 2013-10-09

    上傳用戶:qijian11056

  • USB Anaslyst-I分析儀軟件

    USB Anaslyst-I分析儀軟件 安裝程序

    標簽: Anaslyst-I USB 分析儀 軟件

    上傳時間: 2013-11-17

    上傳用戶:yczrl

  • Verilog語言中wire與reg的區別以及inout使用

    wire和reg的用法以及inout的相關問題

    標簽: Verilog inout wire reg

    上傳時間: 2013-10-10

    上傳用戶:wd450412225

  • Create a 1-Wire Master with Xilinx PicoBlaze

    Abstract: Designers who must interface 1-Wire temperature sensors with Xilinx field-programmable gate arrays(FPGAs) can use this reference design to drive a DS28EA00 1-Wire slave device. The downloadable softwarementioned in this document can also be used as a starting point to connect other 1-Wire slave devices. The systemimplements a 1-Wire master connected to a UART and outputs temperature to a PC from the DS28EA00 temperaturesensor. In addition, high/low alarm outputs are displayed from the DS28EA00 PIO pins using LEDs.

    標簽: PicoBlaze Create Master Xilinx

    上傳時間: 2013-11-12

    上傳用戶:大三三

  • XAPP520將符合2.5V和3.3V I/O標準的7系列FPGA高性能I/O Bank進行連接

    XAPP520將符合2.5V和3.3V I/O標準的7系列FPGA高性能I/O Bank進行連接  The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems

    標簽: XAPP FPGA Bank 520

    上傳時間: 2013-11-06

    上傳用戶:wentianyou

  • 抑制△I噪聲的PCB設計方法

    抑制△I 噪聲一般需要從多方面著手, 但通過PCB 設計抑制△I 噪聲是有效的措施之一。如何通過PCB 設計抑制△I 噪聲是一個亟待深入研究的問題。在對△I 噪聲的產生、特點、主要危害等研究的基礎上, 討論了輻射干擾機理, 重點結合PCB 和EMC 研究的新進展, 研究了抑制△I 噪聲的PCB 設計方法。對通過PCB 設計抑制△I 噪聲的研究與應用具有指導作用。

    標簽: PCB 設計方法

    上傳時間: 2013-11-18

    上傳用戶:wweqas

  • 采用高速串行收發器Rocket I/O實現數據率為2.5 G

    摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議 為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。

    標簽: Rocket 2.5 高速串行 收發器

    上傳時間: 2013-10-13

    上傳用戶:lml1234lml

  • Labview:字符串和文件I/O

    Labview:字符串和文件I/O

    標簽: Labview 字符串

    上傳時間: 2013-10-13

    上傳用戶:wmwai1314

主站蜘蛛池模板: 临颍县| 肃宁县| 金山区| 富源县| 呼伦贝尔市| 和龙市| 湘西| 广宗县| 龙南县| 德清县| 资中县| 刚察县| 平乐县| 额济纳旗| 禄劝| 常熟市| 墨江| 龙陵县| 赣州市| 太和县| 米林县| 阿尔山市| 张家港市| 运城市| 萍乡市| 左云县| 泸溪县| 娱乐| 鹿邑县| 遂溪县| 柳河县| 信宜市| 安庆市| 浠水县| 布尔津县| 睢宁县| 肃南| 方城县| 昔阳县| 农安县| 上杭县|