<tfoot id="keuu0"></tfoot>
Altera Quartus II Tutorial
標(biāo)簽： Tutorial Quartus Altera II
上傳時(shí)間： 2013-10-22
上傳用戶：jjj0202
通過對(duì)LCD1602/LCD12864顯示模塊控制時(shí)序和指令集的對(duì)比分析，利用Verilog HDL描述語言完成了多功能LCD顯示控制模塊的IP核設(shè)計(jì)．所設(shè)計(jì)的LCD顯示控制器具有很好的可移植性，只需通過端口的使能參數(shù)配置便可以驅(qū)動(dòng)LCD1602/LCD12864模塊實(shí)現(xiàn)字符或圖形的實(shí)時(shí)顯示，并且該多功能LCD控制器的可行性也在Cyclone II系列的EP2C5T144C8 FPGA芯片上得到了很好的驗(yàn)證．
標(biāo)簽： FPGA LCD 多功能 顯示控制器
上傳時(shí)間： 2014-06-23
上傳用戶：hasan2015
本資料是關(guān)于基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例（VHDL源代碼文件），需要的可以自己下載。
標(biāo)簽： Quartus FPGA CPLD VHDL
上傳時(shí)間： 2013-10-13
上傳用戶：caiiicc
quartus ii實(shí)驗(yàn)手冊(cè)
標(biāo)簽： quartus 實(shí)驗(yàn)手冊(cè)
上傳時(shí)間： 2013-11-06
上傳用戶：wangfei22
基于FPGA的GPIB接口IP核的研究與設(shè)計(jì)
標(biāo)簽： FPGA GPIB 接口 IP核
上傳時(shí)間： 2013-11-04
上傳用戶：bensonlly
ISE新建工程及使用IP核步驟詳解
標(biāo)簽： ISE IP核 工程
上傳時(shí)間： 2013-11-18
上傳用戶：peterli123456
《Altera FPGA工程師成長手冊(cè)》以altera公司的fpga為例，由淺入深，全面、系統(tǒng)地詳細(xì)講述了基于可編程邏輯技術(shù)的設(shè)計(jì)方法。《Altera FPGA工程師成長手冊(cè)》講解時(shí)穿插了大量典型實(shí)例，便于讀者理解和演練。另外，為了幫助讀者更好地學(xué)習(xí)，《Altera FPGA工程師成長手冊(cè)》提供了配套語音教學(xué)視頻，這些視頻和《Altera FPGA工程師成長手冊(cè)》源代碼一起收錄于《Altera FPGA工程師成長手冊(cè)》配書光盤中。 《Altera FPGA工程師成長手冊(cè)》涉及面廣，從基本的軟件使用到一般電路設(shè)計(jì)，再到nios ⅱ軟核處理器的設(shè)計(jì)，幾乎涉及fpga開發(fā)設(shè)計(jì)的所有知識(shí)。具體內(nèi)容包括：eda開發(fā)概述、altera quartus ii開發(fā)流程、altera quartus ii開發(fā)向?qū)Аhdl語言、基本邏輯電路設(shè)計(jì)、宏模塊、lpm函數(shù)應(yīng)用、基于fpga的dsp開發(fā)設(shè)計(jì)、sopc系統(tǒng)構(gòu)架、soc系統(tǒng)硬件開發(fā)、sopc系統(tǒng)軟件開發(fā)、nios ii常用外設(shè)、logiclock優(yōu)化技術(shù)等。
標(biāo)簽： Altera FPGA 清華大學(xué) 工程師
上傳時(shí)間： 2013-10-29
上傳用戶：思索的小白
ISE_IP核創(chuàng)建教程及DDR3_ip核使用注意事項(xiàng)
標(biāo)簽： ISE_IP DDR ip 教程
上傳時(shí)間： 2013-11-11
上傳用戶：lmeeworm
Arria V系列 FPGA芯片基本描述 （1）28nm FPGA，在成本、功耗和性能上達(dá)到均衡； （2）包括低功耗6G和10G串行收發(fā)器； （3）總功耗比6G Arria II FPGA低40%； （4）豐富的硬核IP模塊，提高了集成度 （5）目前市場(chǎng)上支持10.3125Gbps收發(fā)器技術(shù)、功耗最低的中端FPGA。
標(biāo)簽： Arria FPGA V系列 芯片
上傳時(shí)間： 2013-10-26
上傳用戶：wsq921779565
NiosII軟核處理器是Altera公司開發(fā)，基于FPGA操作平臺(tái)使用的一款高速處理器，為了適應(yīng)高速運(yùn)動(dòng)圖像采集，提出了一種基于NiosII軟核處理的步進(jìn)電機(jī)接口設(shè)計(jì)，使用verilog HDL語言完成該接口設(shè)計(jì)，最后通過QuartusII軟件，給出了實(shí)驗(yàn)仿真結(jié)果。
標(biāo)簽： NiosII 軟核處理器 步進(jìn)電機(jī) 接口設(shè)計(jì)
上傳時(shí)間： 2014-12-28
上傳用戶：jiwy
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<rt id="osw80"></rt>
