In the seven years since the first edition of this book was completed, Electrostatic Discharge (ESD) phenomena in INTEGRATED circuits (IC) continues to be important as technologies shrink and the speed and size of the chips increases. The phenom- ena related to ESD events in semiconductor devices take place outside the realm of normal device operation. Hence, the physics governing this behavior are not typ- ically found in general textbooks on semiconductors.
標(biāo)簽： INTEGRATED Circuits Silicon ESD In
上傳時間： 2020-06-05
上傳用戶：shancjb
模擬CMOS IC 設(shè)計的最基本的三本書之一，另外兩本是Allen和Gray的，當(dāng)然也有人把Sansen的稱為第四本。總之學(xué)習(xí)模擬集成電路必看的三本書。Design of Analog CMOS INTEGRATED Circuits
標(biāo)簽： 模擬電路
上傳時間： 2022-04-17
上傳用戶：kent
Analysis and Design of Analog INTEGRATED circuit 4th的習(xí)題答案
標(biāo)簽： 模擬電路
上傳時間： 2022-06-02
上傳用戶：qdxqdxqdxqdx
原版英文PDF電子書免費下載：Digital INTEGRATED Circuit Design From VLSI Architectures to CMOS Fabrication，891頁 本書從架構(gòu)和算法講起，介紹了功能驗證、vhdl建模、同步電路設(shè)計、異步數(shù)據(jù)獲取、能耗與散熱、信號完整性、物理設(shè)計、設(shè)計驗證等必備技術(shù)，還講解了vlsi經(jīng)濟運作與項目管理，并簡單闡釋了cmos技術(shù)的基礎(chǔ)知識，全面涵蓋了數(shù)字集成電路的整個設(shè)計開發(fā)過程。 本書既可以作為高等院校微電子、電子技術(shù)等相關(guān)專業(yè)高年級師生和研究生的參考教材，也可供半導(dǎo)體行業(yè)工程師參考。 現(xiàn)代電子系統(tǒng)日益復(fù)雜，隨著半導(dǎo)體工藝水平的提高，單芯片的集成度和功能得以不斷增強，其設(shè)計復(fù)雜度和各種風(fēng)險也隨之變大，甚至影響到投資者對研發(fā)新的更復(fù)雜系統(tǒng)芯片的信心。但是，為了有效降低便攜式移動系統(tǒng)的產(chǎn)品單位成本和能量消耗，同時為了在產(chǎn)品獨特性方面有競爭力，越來越多的電子產(chǎn)品仍然必須采用專用芯片解決方案。因此，深入了解數(shù)字集成電路設(shè)計的基本方法和關(guān)鍵問題，并明確開發(fā)過程的各個實踐環(huán)節(jié)存在的風(fēng)險，就變得十分必要。 本書是一本將超大規(guī)模數(shù)字電路基本概念原理與工程實踐管理相結(jié)合的綜合性教材。作者根據(jù)自己多年的教學(xué)和工程實踐經(jīng)驗，從工程實踐的關(guān)鍵問題出發(fā)，對超大規(guī)模數(shù)字電路的全部講授內(nèi)容進行了一次全新的梳理，形成了清晰的解決思路。在數(shù)字集成電路設(shè)計的各個環(huán)節(jié)，作者重點闡述了設(shè)計研制中必須考慮的關(guān)鍵因素，在豐富經(jīng)驗基礎(chǔ)上對設(shè)計中常常出現(xiàn)的問題進行了詳盡的討論，可以幫助研究生和資深工程師完善自身的設(shè)計經(jīng)驗和能力，也可以幫助項目管理者明確各個環(huán)節(jié)的工作重點，規(guī)避研發(fā)環(huán)節(jié)的風(fēng)險。 本書和其他數(shù)字集成電路教科書相比，有兩個突出的特點。第一是自頂向下的組織方式，從算法的架構(gòu)設(shè)計開始，討論了同步設(shè)計的各種時鐘技術(shù)、設(shè)計驗證、散熱和封裝問題，還討論了VLSI（超大規(guī)模集成電路）經(jīng)濟學(xué)與項目管理。讀者可以根據(jù)自身需要直接閱讀感興趣的章節(jié)，而不需要很多半導(dǎo)體物理與器件方面的知識。第二是實用性。本書用了相當(dāng)多的篇幅討論了工程實踐的問題，例如給出了一個很好的設(shè)計數(shù)據(jù)組織方法，還有很多檢查列表與提醒。 在目前的集成電路項目里，大量使用了重用的虛擬元件，通常有十幾個到幾十個時鐘，驗證工作量也要占到整個項目周期和投資的50%~70%，關(guān)于虛擬元件、時鐘方案、VLSI經(jīng)濟學(xué)、項目管理、功能驗證、設(shè)計驗證等內(nèi)容的討論都可以直接作為實際項目實踐的參考。總之，本書的內(nèi)容相當(dāng)全面并有一定深度，基本涵蓋了數(shù)字集成電路設(shè)計的各個方面，非常適合用作學(xué)習(xí)數(shù)字集成電路設(shè)計的高年級本科生與研究生的教科書，也適合作為正在從事數(shù)字集成電路開發(fā)的工程人員的參考書。
標(biāo)簽：
上傳時間： 2022-06-30
上傳用戶：kristycreasy
隨著圖像處理技術(shù)的不斷發(fā)展，圖像處理技術(shù)在國民經(jīng)濟和社會生活的各個方面都得到了廣泛的運用。與此同時，人們對圖像處理的要求也越來越高。傳統(tǒng)的數(shù)字圖像處理器件主要有專用集成芯片（Application Specific INTEGRATED Circuit）和數(shù)字信號處理器（Digital Signal Process）。進入20世紀(jì)以來，伴隨著半導(dǎo)體技術(shù)的發(fā)展，現(xiàn)場可編程門陣列FPGA以其應(yīng)用靈活、集成度高、功能強大、設(shè)計周期短、開發(fā)成本低的特點，越來越多地被應(yīng)用在圖像處理領(lǐng)域。大量實踐證明，F(xiàn)PGA的并行處理能力與流水線作業(yè)能顯著地提高圖像處理的速度，因此基于FPGA的圖像處理系統(tǒng)有著廣闊的發(fā)展前景。 本文研究的是一個在嵌入式視頻監(jiān)控系統(tǒng)下的圖像預(yù)處理子系統(tǒng)。首先實現(xiàn)了一個通用可重復(fù)配置的圖像處理算法研究硬件平臺，完成圖像的采集、接收、處理、存儲、輸出等功能。由于FPGA本身具有完全的可重復(fù)配置性，所以該架構(gòu)的硬件平臺可以很方便的升級和重復(fù)配置。其次在該平臺上，本文使用Verilog HDL硬件語言在FPGA芯片上實現(xiàn)了多種圖像預(yù)處理算法。在實現(xiàn)過程中，為了充分發(fā)揮FPGA在并行處理方面的強大功能，本文對算法做了一定的改進，使其盡量能使用并行處理的方式來完成。實驗結(jié)果表明，本圖像預(yù)處理系統(tǒng)能在毫秒級高速地完成多種圖像算法，完全能夠滿足視頻監(jiān)控系統(tǒng)50幀/秒的輸出要求。 最后根據(jù)視頻監(jiān)控系統(tǒng)在實際運用中出現(xiàn)的噪聲類型多樣化的情況，我們設(shè)計了一種基于反饋理論的圖像處理效果控制模塊。該模塊能通過對處理后圖像峰值信噪比（PSNR）的分析，控制FPGA對下一幅圖像的噪聲采用更有針對性的圖像處理方法。
上傳時間： 2013-05-20
上傳用戶：gundamwzc
現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種，它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展，設(shè)計與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨立承擔(dān)。系統(tǒng)設(shè)計師們更愿意自己設(shè)計專用集成電路(ASIC，Application Specific INTEGRATED Circuit)．芯片，而且希望ASIC的設(shè)計周期盡可能短，最好是在實驗室里就能設(shè)計出合適的ASIC芯片，并且立即投入實際應(yīng)用之中。現(xiàn)在，F(xiàn)PGA已廣泛地運用于通信領(lǐng)域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內(nèi)部進行邏輯功能的實現(xiàn)并把結(jié)果輸出給外部電路，并且根據(jù)需要可以進行配置來支持多種不同的接口標(biāo)準(zhǔn)。FPGA允許使用者通過不同編程來配置實現(xiàn)各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標(biāo)準(zhǔn)的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標(biāo)準(zhǔn)的選擇、輸出驅(qū)動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關(guān)于FPGA中多標(biāo)準(zhǔn)兼容可編程輸入輸出電路(Input/Output Block)的設(shè)計和實現(xiàn)，該課題是成都華微電子系統(tǒng)有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設(shè)計出能夠兼容單端標(biāo)準(zhǔn)的I/O電路模塊；同時針對以前設(shè)計的I/O模塊不支持雙端標(biāo)準(zhǔn)的缺點，要求新的電路模塊中擴展出雙端標(biāo)準(zhǔn)的部分。文中以低壓雙端差分標(biāo)準(zhǔn)(LVDS)為代表構(gòu)建雙端標(biāo)準(zhǔn)收發(fā)轉(zhuǎn)換電路，與單端標(biāo)準(zhǔn)比較，LVDS具有很多優(yōu)點： (1)LVDS傳輸?shù)男盘枖[幅小，從而功耗低，一般差分線上電流不超過4mA，負(fù)載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號擺幅小，從而使得該結(jié)構(gòu)可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化，也就是說LVDS允許收發(fā)兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發(fā)軟件ISE，設(shè)計完成了可以用于Virtex系列各低端型號FPGA的IOB結(jié)構(gòu)，它有靈活的可配置性和出色的適應(yīng)能力，能支持大量的I/O標(biāo)準(zhǔn)，其中包括單端標(biāo)準(zhǔn)，也包括雙端標(biāo)準(zhǔn)如LVDS等。它具有適應(yīng)性的優(yōu)點、可選的特性和考慮到被文件描述的硬件結(jié)構(gòu)特征，這些特點可以改進和簡化系統(tǒng)級的設(shè)計，為最終的產(chǎn)品設(shè)計和生產(chǎn)打下基礎(chǔ)。設(shè)計中對包括20種IO標(biāo)準(zhǔn)在內(nèi)的各電器參數(shù)按照用戶手冊描述進行仿真驗證，性能參數(shù)已達到預(yù)期標(biāo)準(zhǔn)。
標(biāo)簽： FPGA 標(biāo)準(zhǔn) 可編程
上傳時間： 2013-05-15
上傳用戶：shawvi
I2C(Inter INTEGRATED Circuits)是Philips公司開發(fā)的用于芯片之間連接的串行總線，以其嚴(yán)格的規(guī)范、卓越的性能、簡便的操作和眾多帶I2C接口的外圍器件而得到廣泛的應(yīng)用并受到普遍的歡迎。 現(xiàn)場可編程門陣列(FPGA)設(shè)計靈活、速度快，在數(shù)字專用集成電路的設(shè)計中得到了廣泛的應(yīng)用。本論文主要討論了如何利用Verilog/FPGA來實現(xiàn)一個隨機讀/寫的I2C接口電路，實現(xiàn)與外圍I2C接口器件E2PROM進行數(shù)據(jù)通信，實現(xiàn)讀、寫等功能，傳輸速率實現(xiàn)為100KBps。在Modelsim6.0仿真軟件環(huán)境中進行仿真，在Xilinx公司的ISE9.li開發(fā)平臺上進行了下載，搭建外圍電路，用Agilem邏輯分析儀進行數(shù)據(jù)采集，分析測試結(jié)果。 首先，介紹了微電子設(shè)計的發(fā)展概況以及設(shè)計流程，重點介紹了HDL/FPGA的設(shè)計流程。其次，對I2C串行總線進行了介紹，重點說明了總線上的數(shù)據(jù)傳輸格式并對所使用的AT24C02 E2PROM存儲器的讀／寫時序作了介紹。第三，基于Verilog _HDL設(shè)計了隨機讀/寫的I2C接口電路、測試模塊和顯示電路；接口電路由同步有限狀態(tài)機(FSM)來實現(xiàn)；測試模塊首先將數(shù)據(jù)寫入到AT24C02的指定地址，接著將寫入的數(shù)據(jù)讀出，并將兩個數(shù)據(jù)顯示在外圍LED數(shù)碼管和發(fā)光二極管上，從而直觀地比較寫入和輸出的數(shù)據(jù)的正確性。FPGA下載芯片為Xilinx SPARTAN Ⅲ XC3S200。第四，用Agilent邏輯分析儀進行傳輸數(shù)據(jù)的采集，分析數(shù)據(jù)傳輸?shù)臅r序，從而驗證電路設(shè)計的正確性。最后，論文對所取得的研究成果進行了總結(jié)，并展望了下一步的工作。
上傳時間： 2013-06-27
上傳用戶：liuchee
FPGA(Field Programmable Gate Arrays)是目前廣泛使用的一種可編程器件，F(xiàn)PGA的出現(xiàn)使得ASIC(Application Specific INTEGRATED Circuits)產(chǎn)品的上市周期大大縮短，并且節(jié)省了大量的開發(fā)成本。目前FPGA的功能越來越強大，滿足了目前集成電路發(fā)展的新需求，但是其結(jié)構(gòu)同益復(fù)雜，規(guī)模也越來越大，內(nèi)部資源的種類也R益豐富，但同時也給測試帶來了困難，F(xiàn)PGA的發(fā)展對測試的要求越來越高，對FPGA測試的研究也就顯得異常重要。 本文的主要工作是提出一種開關(guān)盒布線資源的可測性設(shè)計，通過在FPGA內(nèi)部加入一條移位寄存器鏈對開關(guān)盒進行配置編程，使得開關(guān)盒布線資源測試時間和測試成本減少了99％以上，而且所增加的芯片面積僅僅在5％左右，增加的邏輯資源對FPGA芯片的使用不會造成任何影響，這種方案采用了小規(guī)模電路進行了驗證，取得了很好的結(jié)果，是一種可行的測試方案。 本文的另一工作是采用一種FPGA邏輯資源的測試算法對自主研發(fā)的FPGA芯片F(xiàn)DP250K的邏輯資源進行了嚴(yán)格、充分的測試，從FPGA最小的邏輯單元LC開始，首先得到一個LC的測試配置，再結(jié)合SLICE內(nèi)部兩個LC的連接關(guān)系得到一個SLICE邏輯單元的4種測試配置，并且采用陣列化的測試方案，同時測試芯片內(nèi)部所有的邏輯單元，使得FPGA內(nèi)部的邏輯資源得完全充分的測試，測試的故障覆蓋率可達100％，測試配置由配套編程工具產(chǎn)生，測試取得了完滿的結(jié)果。
上傳時間： 2013-06-11
上傳用戶：唐僧他不信佛
The CS4245 is a highly INTEGRATED stereo audio CO-DEC.
標(biāo)簽： CIRRUS_CS 33455 4245
上傳時間： 2013-06-17
上傳用戶：xjz632
The MP1582 is a high frequency step-down switching regulator with INTEGRATED internalhigh-sid
標(biāo)簽： Converter Step-Down 15822A 15822
上傳時間： 2013-06-13
上傳用戶：skfreeman
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
