小黄鸭精品aⅴ导航网站入口,亚洲国产精品免费,亚洲在线播放电影

INTEGRATED

tw9910 datashhet

The TW9910 is a multi-standard video decoder and encoder chip that is designed for multimedia applications. It uses the mixed-signal 1.8V CMOS technology to provide a low- power INTEGRATED solution.

標簽： datashhet 9910 tw

上傳時間： 2013-04-24

上傳用戶：金宜
JPEG2000算術編碼的研究與FPGA實現

JPEG2000是由ISO/ITU-T組織下的IEC JTC1/SC29/WG1小組制定的下一代靜止圖像壓縮標準.與JPEG(Joint Photographic Experts Group)相比,JPEG2000能夠提供更好的數據壓縮比,并且提供了一些JPEG所不具有的功能[1].JPEG2000具有的多種特性使得它具有廣泛的應用前景.但是,JPEG2000是一個復雜編碼系統,目前為止的軟件實現方案的執行時間和所需的存儲量較大,若想將JPEG2000應用于實際中,有著較大的困難,而用硬件電路實現JPEG2000或者其中的某些模塊,必然能夠減少JPEG200的執行時間,因而具有重要的意義.本文首先簡單介紹了JPEG2000這一新的靜止圖像壓縮標準,然后對算術編碼的原理及實現算法進行了深入的研究,并重點探討了JPEG2000中算術編碼的硬件實現問題,給出了一種硬件最優化的算術編碼實現方案.最后使用硬件描述語言(Very High Speed INTEGRATED Circuit Hardware Description Language,VHDL)在寄存器傳輸級(Register Transfer Level,RTL描述了該硬件最優化的算術編碼實現方案,并以Altera 20K200E FPGA為基礎,在Active-HDL環境中進行了功能仿真,在Quartus Ⅱ集成開發環境下完成了綜合以及后仿真,綜合得到的最高工作時鐘頻率達45.81MHz.在相同的輸入條件下,輸出結果表明,本文設計的硬件算術編碼器與實現JPEG2000的軟件:Jasper[2]中的算術編碼模塊相比,處理時間縮短了30﹪左右.因而本文的研究對于JPEG2000應用于數字監控系統等實際應用有著重要的意義.

標簽： JPEG 2000 FPGA 算術編碼

上傳時間： 2013-05-16

上傳用戶：671145514
板級光互連協議研究與FPGA實現

隨著集成電路頻率的提高和多核時代的到來，傳統的高速電互連技術面臨著越來越嚴重的瓶頸問題，而高速下的光互連具有電互連無法比擬的優勢，成為未來電互連的理想替代者，也成為科學研究的熱點問題。目前，由OIF(Optical Intemetworking Forum，光網絡論壇)論壇提出的甚短距離光互連協議，主要面向主干網，其延遲、功耗、兼容性等都不能滿足板間、芯片間光互連的需要，因此，研究定制一種適用于板級、芯片級的光互連協議具有非常重要的研究意義。本論文將協議功能分為數據鏈路層和物理層來設計，鏈路層功能包括了協議原語設計，數據幀格式和數據傳輸流程設計，流量控制機制設計，協議通道初始化設計，錯誤檢測機制設計和空閑字符產生、時鐘補償方式設計；物理層功能包含了數據的串化和解串功能，多通道情況下的綁定功能，數據編解碼功能等。然后，文章采用FPGA(Field Programmable Gate Array,現場可編程門陣列)技術實現了定制協議的單通道模式。重點是數據鏈路層的實現，物理層采用定制具備其功能的IP(Intellectual Property,知識產權)——RocketIO來實現。實現的過程中，采用了Xilinx公司的ISE(INTEGRATED System Environment,集成開發環境)開發流程，使用的設計工具包括:ISE，ModelSim，Synplify Pro,ChipScope等。最后，本文對實現的協議進行了軟件仿真和上扳測試，訪真和測試結果表明，實現的單通道模式，支持的最高串行頻率達到3.5GHz，完全滿足了光互連驗證系統初期的要求，同時由RocketIO的高速串行差分口得到的眼圖質量良好，表明對物理層IP的定制是成功的。

標簽： FPGA 板級光互連協議研究

上傳時間： 2013-06-28

上傳用戶：guh000
隨機讀寫I2C串行總線接口電路設計

I2C(Inter INTEGRATED Circuits)是Philips公司開發的用于芯片之間連接的串行總線，以其嚴格的規范、卓越的性能、簡便的操作和眾多帶I2C接口的外圍器件而得到廣泛的應用并受到普遍的歡迎。現場可編程門陣列(FPGA)設計靈活、速度快，在數字專用集成電路的設計中得到了廣泛的應用。本論文主要討論了如何利用Verilog/FPGA來實現一個隨機讀/寫的I2C接口電路，實現與外圍I2C接口器件E2PROM進行數據通信，實現讀、寫等功能，傳輸速率實現為100KBps。在Modelsim6.0仿真軟件環境中進行仿真，在Xilinx公司的ISE9.li開發平臺上進行了下載，搭建外圍電路，用Agilem邏輯分析儀進行數據采集，分析測試結果。首先，介紹了微電子設計的發展概況以及設計流程，重點介紹了HDL/FPGA的設計流程。其次，對I2C串行總線進行了介紹，重點說明了總線上的數據傳輸格式并對所使用的AT24C02 E2PROM存儲器的讀／寫時序作了介紹。第三，基于Verilog _HDL設計了隨機讀/寫的I2C接口電路、測試模塊和顯示電路；接口電路由同步有限狀態機(FSM)來實現；測試模塊首先將數據寫入到AT24C02的指定地址，接著將寫入的數據讀出，并將兩個數據顯示在外圍LED數碼管和發光二極管上，從而直觀地比較寫入和輸出的數據的正確性。FPGA下載芯片為Xilinx SPARTAN Ⅲ XC3S200。第四，用Agilent邏輯分析儀進行傳輸數據的采集，分析數據傳輸的時序，從而驗證電路設計的正確性。最后，論文對所取得的研究成果進行了總結，并展望了下一步的工作。

標簽： I2C 隨機讀寫串行總線接口

上傳時間： 2013-06-08

上傳用戶：再見大盤雞
PSPICE

PSpice是一個電路通用分析程序，是EDA中的重要組成部分，它的主要任務是對電路進行模擬和仿真。該軟件的前身是SPICE（Simulation Program with INTEGRATED Circuit Emphasis）,由美國加州大學伯克萊分校于1972年研制。

標簽： PSPICE

上傳時間： 2013-07-02

上傳用戶：nanxia
視頻圖像處理系統的研究

視頻圖像處理的應用越來越廣泛，各種處理算法也日趨成熟，相關的硬件技術不斷地推陳出新。視頻圖像處理系統的硬件實現一般來說有三種方式：數字信號處理器(Digital Signal Processor)、專用集成芯片(Application Specific INTEGRATED Circuit)和現場可編程邏輯門陣列(Field Programmable Gate Array)以及相關電路組成。最近幾年，隨著電子設計自動化(Electronic Design Automation)技術的迅速發展，使得基于FPGA的可編程片上系統(System On a Programmable Chip)逐漸成為嵌入式系統。應用的一種趨勢。特別地，在視頻圖像處理系統設計中，數據量大，要求處理速度快，靈活性高，FPGA有其獨特的優勢。鑒于此，本文對基于FPGA和SOPC技術的視頻圖像處理系統進行了研究。本文介紹了Xilinx公司FPGA的結構和功能特點，以及可編程片上系統的開發工具和片內系統設計流程。根據視頻信號的相關知識，編寫了視頻圖像處理IP核，構建了視頻圖像處理系統。整個系統以FPGA為核心器件，內嵌PowerPC405處理器模塊，通過ⅡC總線完成視頻解碼芯片的初始化，總體上實現了對視頻圖像信號的采集、處理、存儲和顯示。本文最后對系統進行了調試。經過實驗驗證，系統能正確和可靠地工作。整個系統的邏輯資源消耗占FPGA的百分之十幾，剩余的資源可以做許多硬件算法或其它方面的應用。

標簽： 視頻圖像處理系統

上傳時間： 2013-05-24

上傳用戶：kaka
基于小波變換的圖像去噪算法研究

隨著多媒體技術的發展，數字圖像處理已經成為眾多應用系統的核心和基礎。它的發展主要依賴于兩個性質不同、自成體系但又緊密相關的研究領域：圖像處理算法及其相應的電路實現。圖像處理系統的硬件實現—般有三種方式：專用的圖像處理器件集成芯片(Application Specific INTEGRATED Circuit)、數字信號處理器(Digital Signal Process)和現場可編程門陣列(Field Programmable Gate Array)以及相關電路組成。它們可以實時高速完成各種圖像處理算法。圖像處理中，低層的圖像預處理的數據量很大，要求處理速度快，但運算結果相對比較簡單。相對于其他兩種方式，基于FPGA的圖像處理方式的系統更適合于圖像的預處理。本文設計了—種基于FPGA的小波域圖像去噪系統。首先，闡述了基于小波變換的圖像去噪算法原理，重點討論了小波鄰域閾值(NeighShrink)去噪算法，并給出了該算法相應的Matlab 仿真；然后，為了改進鄰域閾值去噪算法中對每個分解子帶都采用相同鄰域和閾值的缺點，本文提出了基于最小二乘支持向量機(LS-SVM)分類的鄰域閾值去噪算法和以斯坦無偏估計 (SURE)為準則同時結合小波系數尺度間關系的鄰域閾值去噪算法。經Matlab實驗表明，相比于其他幾種經典算法，本文提出的兩種改進算法在濾除噪聲的同時能更好地保護圖像細節，并在較高噪聲情況下能獲得更高的峰值信噪比。在此基礎上本文將提出的改進小波鄰域閾值去噪算法進行了相應的簡化，以滿足低噪聲處理要求且易于在FPGA上實現；最后，給出了基于 FPGA的小波鄰域閾值去噪系統的總體結構和FPGA內部各功能模塊的具體實現方案，包括二維離散小波變換模塊、二維離散小波逆變換模塊、SDRAM存儲器控制模塊、去噪計算模塊和系統核心控制模塊，并對各個系統模塊和整體進行了仿真驗證，結果表明本文設計的基于FPGA 的小波鄰域閾值去噪系統能滿足實際的圖像處理要求，具有一定的理論和實際應用價值。關鍵詞：圖像處理系統，FPGA，圖像去噪算法，小波變換

標簽： 小波變換圖像去噪算法研究

上傳時間： 2013-05-16

上傳用戶：450976175
DVBT系統中內編解碼模塊的軟件仿真

數字電視按傳輸方式分為地面、衛星和有線三種。其中，DVB-S和DVB-C這兩個全球化的衛星和有線傳輸方式標準，目前已作為世界統一標準被大多數國家所接受。而對于地面數字電視廣播標準，經國際電訊聯盟(ITU)批準的共有三個，包括歐盟的DVB-T(Digital Video Broadcasting-Terrestrial，數字視頻地面廣播)標準、美國的ATSC(Advanced Television System Committee，先進電視制式委員會)標準和日本的ISDB-T(Terrestrial INTEGRATED Services DigitalBroadcasting，綜合業務數字廣播)標準。綜合比較起來，歐洲的DVB-T標準在技術及應用實踐上都更加成熟。本論文首先介紹了DVB-T系統的主要結構，針對DVB-T標準中各模塊的實現進行了闡述，并根據發射機端各個模塊討論了接收機端相關模塊的算法設計。隨后，論文給出了基于Microsoft Visual Studio 2005平臺實現的數字電視基帶信號產生與接收的軟件仿真系統的總體設計流程，重點討論了內編解碼器和內交織/解交織器的算法與實現，并在實現的多參數可選的數字電視基帶信號產生與接收軟件仿真平臺上，重點分析了內編/解碼模塊在接收端Viterbi譯碼算法中采用硬判決、簡化軟判決以及不同調制方式時對DVB-T系統整體性能的影響。最后，論文討論了內碼譯碼算法的實現改進，使得Viterbi譯碼更適合在FPGA上實現，同時針對邏輯設計進行優化以便節省硬件資源。論文重點討論了對幸存路徑信息存儲譯碼模塊的改進，比較了此模塊三種不同的實現方式帶來的硬件速率和資源的優劣，通過利用4塊RAM對幸存路徑信息的交互讀寫，完成了對傳統回溯算法的改進，實現了加窗回溯的譯碼輸出，同時實現了回溯長度可配置以實現系統不同的性能要求。

標簽： DVBT 模塊編解碼

上傳時間： 2013-08-02

上傳用戶：遠遠ssad
FPGA測試方法研究

FPGA(Field Programmable Gate Arrays)是目前廣泛使用的一種可編程器件，FPGA的出現使得ASIC(Application Specific INTEGRATED Circuits)產品的上市周期大大縮短，并且節省了大量的開發成本。目前FPGA的功能越來越強大，滿足了目前集成電路發展的新需求，但是其結構同益復雜，規模也越來越大，內部資源的種類也R益豐富，但同時也給測試帶來了困難，FPGA的發展對測試的要求越來越高，對FPGA測試的研究也就顯得異常重要。本文的主要工作是提出一種開關盒布線資源的可測性設計，通過在FPGA內部加入一條移位寄存器鏈對開關盒進行配置編程，使得開關盒布線資源測試時間和測試成本減少了99％以上，而且所增加的芯片面積僅僅在5％左右，增加的邏輯資源對FPGA芯片的使用不會造成任何影響，這種方案采用了小規模電路進行了驗證，取得了很好的結果，是一種可行的測試方案。本文的另一工作是采用一種FPGA邏輯資源的測試算法對自主研發的FPGA芯片FDP250K的邏輯資源進行了嚴格、充分的測試，從FPGA最小的邏輯單元LC開始，首先得到一個LC的測試配置，再結合SLICE內部兩個LC的連接關系得到一個SLICE邏輯單元的4種測試配置，并且采用陣列化的測試方案，同時測試芯片內部所有的邏輯單元，使得FPGA內部的邏輯資源得完全充分的測試，測試的故障覆蓋率可達100％，測試配置由配套編程工具產生，測試取得了完滿的結果。

標簽： FPGA 測試方法研究

上傳時間： 2013-06-29

上傳用戶：Thuan
支持SD卡的MP3電路圖

·詳細說明：支持SD卡的MP3電路圖,powerpcb4.0格式.使用AVR單片機- Supports SD the card the MP3 circuit diagram, the powerpcb4.0 form Uses the AVR monolithic INTEGRATED circuit

標簽： MP3 SD卡電路圖

上傳時間： 2013-06-05

上傳用戶：zhaoq123