現代社會信息量爆炸式增長，由于網絡、多媒體等新技術的發展，用戶對帶寬和速度的需求快速增加。并行傳輸技術由于時鐘抖動和偏移，以及PCB布線的困難，使得傳輸速率的進一步提升面臨設計的極限；而高速串行通信技術憑借其帶寬大、抗干擾性強和接口簡單等優勢，正迅速取代傳統的并行技術，成為業界的主流。 本論文針對目前比較流行并且有很大發展潛力的兩種高速串行接口電路——高速鏈路口和Rocket I/O進行研究，并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺進行仿真設計。本論文的主要工作是以某低成本相控陣雷達信號處理機為設計平臺，在其中的一塊信號處理板上，進行了基于LVDS(Low VoltageDifferential Signal)技術的高速LinkPort(鏈路口)設計和基于CML(Current ModeLogic)技術的Rocket I/O高速串行接口設計。首先在FPGA的軟件中進行程序設計和功能、時序的仿真，當仿真驗證通過之后，重點是在硬件平臺上進行調試。硬件調試驗證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接，進行數據的互相傳送，接收和發送的數據相同，證明了高速鏈路口設計的正確性。并且在硬件調試時對Rocket IO GTP收發器進行回環設計，經過回環之后接收到的數據與發送的數據相同，證明了Rocket I/O高速串行接口設計的正確性。
上傳時間： 2013-04-24
上傳用戶：戀天使569
小車驅動LM298N的PCB與原理圖，用L298N驅動我的小車的兩個直流減速電機，其實它很好用，1和15和8引腳直接接地，4管腳VS接2.5到46的電壓，它是用來驅動電機的，9引腳是用來接4.5到7V的電壓的，它是用來驅動L298芯片的，記住，L298需要從外部接兩個電壓，一個是給電機的，另一個給L298芯片的，6和11引腳是它的使能端，一個使能端控制一個電機，至于那個控制那個你自己焊接，你可以把它理解為總開關，只有當它們都是高電平的時候兩個電機才有可能工作，5,7,10,12是298的信號輸入端和單片機的IO口相連，2,3,13,14是輸出端，輸入5和7控制輸出2和3, 輸入的10,12控制輸出的13,14
上傳時間： 2013-07-26
上傳用戶：zhengjian
- vii - 8.1.1 實驗目的 315 8.1.2 實驗設備 315 8.1.3 實驗內容 315 8.1.4 實驗原理 315 8.1.5 實驗操作步驟 318 8.1.6 實驗參考程序 319 8.1.7 練習題 321- vi - 6.4 USB 接口實驗 266 6.4.1 實驗目的 266 6.4.2 實驗設備 267 6.4.3 實驗內容 267 6.4.4 實驗原理 267 6.4.5 實驗操作步驟 270 6.4.6 實驗參考程序 272 6.4.7 實驗練習題 280 6.5 SPI接口通訊實驗 281 6.5.1 實驗目的 281 6.5.2 實驗設備 281 6.5.3 實驗內容 281 6.5.4 實驗原理 281 6.5.5 實驗操作步驟 285 6.5.6 實驗參考程序 287 6.5.7 練習題 289 6.6 紅外模塊控制實驗 289 6.6.1 實驗目的 289 6.6.2 實驗設備 289 6.6.3 實驗內容 289 6.6.4 實驗原理 289 6.6.5 實驗操作步驟 291 6.6.6 實驗參考程序 291 6.6.7 練習題 296 第七章 基礎應用實驗 296 7.1 A/D 轉換實驗 296 7.1.1 實驗目的 296 7.1.2 實驗設備 296 7.1.3 實驗內容 296 7.1.4 實驗原理 296 7.1.5 實驗設計 298 7.1.6 實驗操作步驟 299 7.1.7 實驗參考程序 300 7.1.8 練習題 301 7.2 PWM步進電機控制實驗 301 7.2.1 實驗目的 301 7.2.2 實驗設備 301 7.2.3 實驗內容 301 7.2.4 實驗原理 301 7.2.5 實驗操作步驟 309 7.2.6 實驗參考程序 311 7.2.7 練習題 313 第八章 高級應用實驗 315 8.1 GPRS模塊控制實驗 315 - v - 5.2 5x4鍵盤控制實驗 219 5.2.1 實驗目的 219 5.2.2 實驗設備 219 5.2.3 實驗內容 219 5.2.4 實驗原理 219 5.2.5 實驗設計 221 5.2.6 實驗操作步驟 222 5.2.7 實驗參考程序 223 5.2.8 練習題 224 5.3 觸摸屏控制實驗 224 5.3.1 實驗目的 224 5.3.2 實驗設備 224 5.3.3 實驗內容 224 5.3.4 實驗原理 224 5.3.5 實驗設計 231 5.3.6 實驗操作步驟 231 5.3.7 實驗參考程序 232 5.3.8 練習題 233 第六章 通信與接口實驗 234 6.1 IIC 串行通信實驗 234 6.1.1 實驗目的 234 6.1.2 實驗設備 234 6.1.3 實驗內容 234 6.1.4 實驗原理 234 6.1.5 實驗設計 238 6.1.6 實驗操作步驟 241 6.1.7 實驗參考程序 243 6.1.8 練習題 245 6.2 以太網通訊實驗 246 6.2.1 實驗目的 246 6.2.2 實驗設備 246 6.2.3 實驗內容 246 6.2.4 實驗原理 246 6.2.5 實驗操作步驟 254 6.2.6 實驗參考程序 257 6.2.7 練習題 259 6.3 音頻接口 IIS 實驗 260 6.3.1 實驗目的 260 6.3.2 實驗設備 260 6.3.3 實驗內容 260 6.3.4 實驗原理 260 6.3.5 實驗步驟 263 6.3.6實驗參考程序 264 6.3.7 練習題 266 - iv - 4.4 串口通信實驗 170 4.4.1 實驗目的 170 4.4.2 實驗設備 170 4.4.3 實驗內容 170 4.4.4 實驗原理 170 4.4.5 實驗操作步驟 176 4.4.6 實驗參考程序 177 4.4.7 練習題 178 4.5 實時時鐘實驗 179 4.5.1 實驗目的 179 4.5.2 實驗設備 179 4.5.3 實驗內容 179 4.5.4 實驗原理 179 4.5.5 實驗設計 181 4.5.6 實驗操作步驟 182 4.5.7 實驗參考程序 183 4.6.8 練習題 185 4.6 數碼管顯示實驗 186 4.6.1 實驗目的 186 4.6.2 實驗設備 186 4.6.3 實驗內容 186 4.6.4 實驗原理 186 4.6.5 實驗方法與操作步驟 188 4.6.6 實驗參考程序 189 4.6.7 練習題 192 4.7 看門狗實驗 193 4.7.1 實驗目的 193 4.7.2 實驗設備 193 4.7.3 實驗內容 193 4.7.4 實驗原理 193 4.7.5 實驗設計 195 4.7.6 實驗操作步驟 196 4.7.7 實驗參考程序 197 4.7.8 實驗練習題 199 第五章 人機接口實驗 200 5.1 液晶顯示實驗 200 5.1.1 實驗目的 200 5.1.2 實驗設備 200 5.1.3 實驗內容 200 5.1.4 實驗原理 200 5.1.5 實驗設計 211 5.1.6 實驗操作步驟 213 5.1.7 實驗參考程序 214 5.1.8 練習題 219 - ii - 3.1.1 實驗目的 81 3.1.2 實驗設備 81 3.1.3 實驗內容 81 3.1.4 實驗原理 81 3.1.5 實驗操作步驟 83 3.1.6 實驗參考程序 87 3.1.7 練習題 88 3.2 ARM匯編指令實驗二 89 3.2.1 實驗目的 89 3.2.2 實驗設備 89 3.2.3 實驗內容 89 3.2.4 實驗原理 89 3.2.5 實驗操作步驟 90 3.2.6 實驗參考程序 91 3.2.7 練習題 94 3.3 Thumb 匯編指令實驗 94 3.3.1 實驗目的 94 3.3.2 實驗設備 94 3.3.3 實驗內容 94 3.3.4 實驗原理 94 3.3.5 實驗操作步驟 96 3.3.6 實驗參考程序 96 3.3.7 練習題 99 3.4 ARM處理器工作模式實驗 99 3.4.1 實驗目的 99 3.4.2實驗設備 99 3.4.3實驗內容 99 3.4.4實驗原理 99 3.4.5實驗操作步驟 101 3.4.6實驗參考程序 102 3.4.7練習題 104 3.5 C 語言程序實驗一 104 3.5.1 實驗目的 104 3.5.2 實驗設備 104 3.5.3 實驗內容 104 3.5.4 實驗原理 104 3.5.5 實驗操作步驟 106 3.5.6 實驗參考程序 106 3.5.7 練習題 109 3.6 C 語言程序實驗二 109 3.6.1 實驗目的 109 3.6.2 實驗設備 109 3.6.3 實驗內容 109 3.6.4 實驗原理 109 - iii - 3.6.5 實驗操作步驟 111 3.6.6 實驗參考程序 113 3.6.7 練習題 117 3.7 匯編與 C 語言的相互調用 117 3.7.1 實驗目的 117 3.7.2 實驗設備 117 3.7.3 實驗內容 117 3.7.4 實驗原理 117 3.7.5 實驗操作步驟 118 3.7.6 實驗參考程序 119 3.7.7 練習題 123 3.8 綜合實驗 123 3.8.1 實驗目的 123 3.8.2 實驗設備 123 3.8.3 實驗內容 123 3.8.4 實驗原理 123 3.8.5 實驗操作步驟 124 3.8.6 參考程序 127 3.8.7 練習題 134 第四章 基本接口實驗 135 4.1 存儲器實驗 135 4.1.1 實驗目的 135 4.1.2 實驗設備 135 4.1.3 實驗內容 135 4.1.4 實驗原理 135 4.1.5 實驗操作步驟 149 4.1.6 實驗參考程序 149 4.1.7 練習題 151 4.2 IO 口實驗 151 4.2.1 實驗目的 151 4.2.2 實驗設備 152 4.2.3 實驗內容 152 4.2.4 實驗原理 152 4.2.5 實驗操作步驟 159 4.2.6 實驗參考程序 160 4.2.7 實驗練習題 161 4.3 中斷實驗 161 4.3.1 實驗目的 161 4.3.2 實驗設備 161 4.3.3 實驗內容 161 4.3.4 實驗原理 162 4.3.5 實驗操作步驟 165 4.3.6 實驗參考程序 167 4.3.7 練習題 170 目 錄 I 第一章 嵌入式系統開發與應用概述 1 1.1 嵌入式系統開發與應用 1 1.2 基于 ARM的嵌入式開發環境概述 3 1.2.1 交叉開發環境 3 1.2.2 模擬開發環境 4 1.2.3 評估電路板 5 1.2.4 嵌入式操作系統 5 1.3 各種 ARM開發工具簡介 5 1.3.1 ARM的 SDT 6 1.3.2 ARM的ADS 7 1.3.3 Multi 2000 8 1.3.4 Embest IDE for ARM 11 1.3.5 OPENice32-A900仿真器 12 1.3.6 Multi-ICE 仿真器 12 1.4 如何學習基于 ARM嵌入式系統開發 13 1.5 本教程相關內容介紹 14 第二章 EMBEST ARM實驗教學系統 17 2.1 教學系統介紹 17 2.1.1 Embest IDE 集成開發環境 17 2.1.2 Embest JTAG 仿真器 19 2.1.3 Flash 編程器 20 2.1.4 Embest EduKit-III開發板 21 2.1.5 各種連接線與電源適配器 23 2.2 教學系統安裝 23 2.3 教學系統的硬件電路 27 2.3.1 概述 27 2.3.2 功能特點 27 2.3.3 原理說明 28 2.3.4 硬件結構 41 2.3.5 硬件資源分配 44 2.4 集成開發環境使用說明 51 2.4.1 Embest IDE 主框架窗口 51 2.4.2 工程管理 52 2.4.3 工程基本配置 55 2.4.4 工程的編譯鏈接 71 2.4.5 加載調試 72 2.4.6 Flash編程工具 80 第三章 嵌入式軟件開發基礎實驗 81 3.1 ARM匯編指令實驗一 81
上傳時間： 2013-04-24
上傳用戶：xaijhqx
地鐵信號設備中輸入輸出設備是信號邏輯和現場設備之間的接口，有著四高（高安全，高可靠，高可維護，高可用）要求，目前信號系統廠家的傳統做法是整個信號系統產品由一家公司來完成，可是隨著技算機技術的快速發展，邏輯部份目前已可以采用通用COTS產品，而輸入輸出部分還是需要各個信號廠家自己設計和生產，因此設計出一款通用型的輸入輸出控制器已成地鐵行業的發展方向。 為了滿足以上要求，本文從實際應用角度出發，使信號系統的產品更加的開放透明，設計出基于ARM的地鐵用安全型的智能I/O，從而使信號系統設計可以方便地和現場信號設備接口。 在硬件上采用冗余設計，以ARM為主處理器，整個系統無單點硬件故障，采集部分采用動態異或輸入設計，驅動部分采用安全驅動設計。 基于ARM的地鐵用安全智能I/O嚴格遵循歐洲鐵路信號產品的標準，使系統的安全性，可靠性，可用性和可維護性有了充分的保障。 本文主要介紹了地鐵用安全型智能I/O控制器的設計和實現，包括設計思想，具體實施，硬件和軟件的設計等。
上傳時間： 2013-06-12
上傳用戶：ljthhhhhh123
FPGA能夠減少電子系統的開發風險和開發成本,縮短上市時間,降低維護升級成本,廣泛地應用在電子系統中.隨著集成電路向著片上系統(SoC)的發展,需要設計出FPGA IP核用于SoC芯片的設計.該論文的工作圍繞FPGA IP核的設計進行,在FPGA結構設計優化和FPGAIP接口方案設計兩方面進行了研究.設計改進了適用于數據通路的FPGA新結構——FDP.設計改進了可編程邏輯單元(LC);對可編程連線作為"2層2類"的層次結構進行組織,進行了改進并確定了各種連線的通道寬度;結合對迷宮布線算法的分析以及benchmark電路實驗的方法,提出了用于分段式網格連線的開關盒和連接盒新結構,提高連線的面積利用效率.在FPGA IP核的接口方案上,基于邊界掃描測試電路提出了FPGA IP核的測試方案;結合擴展邊界掃描測試電路得到的編程功和自動下載電路,為FPGA IP核提供了具有兩種不同編程方法的編程接口.采用SMIC 0.35um 3層金屬CMOS工藝,實現了一個10萬系統門規模的FDP結構,并和編程、測試接口一起進行版圖設計,試制了FDP100k芯片.FDP100k中包括了32×32個LC,128個可編程IO單元.在FDP100k的芯片測試中,對編程寄存器、各種可編程資源進行測試,并完成電路實現、性能參數測試以及IP核接口的測試,結果表明FPGA IP核的整體功能正確.
標簽： FPGAIP
上傳時間： 2013-04-24
上傳用戶：gokk
該文進行的設計作為數控系統大課題中的一個子課題,主要研究利用PCI總線來實現對外圍IO的操作,硬件上包括設計一塊PCI接口卡并測試通過,軟件上實現了PCI接口卡在Linux下的驅動和用軟PLC來實現對外圍IO的操作.該文在比較幾種微機總線的基礎上,為了實現數控系統高速、高精度、低功耗的要求,采用PCI總線進行設計.隨著可編程邏輯器件的發展,為在一片PLD芯片內實現復雜的邏輯控制提供了條件.該文在綜合比較開發PCI卡的幾種方法的基礎上,選擇了使用FPGA來實現PCI接口卡設計.用VHDL語言對FPGA編程,采用模塊化的設計方法進行設計,用狀態機來控制PCI邏輯的時序.設計首先在EDA軟件上仿真通過后,制作成PCI板卡并在現場調試通過.為方便所設計的PCI卡在數控系統及其它系統中應用,該文設計了PCI卡在Linux下的設備驅動程序,主要包括設備的注冊與注銷、與Linux內核的接口、相關的入口函數、驅動程序的編碼、編譯、加載與卸載等,并編寫了相應的測試代碼,在Linux環境下調試通過.為了解決數控系統中PLC的應用問題,該文還設計了PCI卡在軟PLC中的應用.采用的軟PLC軟件是Linux下的MatPLC軟件.在詳細討論MatPLC工作原理的基礎上,設計了一個輸入模塊、一個輸出模塊和一個MatPLC配置文件.輸入模塊通過驅動程序從PCI卡中讀取數據,傳送到MatPLC內核的全局變量中,輸出模塊從內核全局變量讀取數據并進行邏輯運算,再輸出到PCI卡.將他們編譯通過,并進行測試,最終實現軟PLC對外圍IO端口的讀寫.該論文受到廣東省科技攻關項目[2002A1040402]、廣東省科技攻關項目[2003C101002]、廣州市重大科技攻關計劃[2002Z1-D0051]的資助.
上傳時間： 2013-07-18
上傳用戶：szchen2006
近年來，在鋼鐵材質質量檢測的研究領域，電磁無損檢測方法以其非破壞性和簡便快速的優點取得了大量成果，然而對于鋼材及其制品的混料、硬度和裂紋質量檢測還存在許多難題.如用傳統檢測平臺檢測鋼鐵件硬度的檢測精度和速度都不夠理想。 基于上述情況，論文將先進的SOPC技術應用到鋼鐵件的電磁無損檢測中。SOPC技術將處理器、存儲器、IO接口、各種外圍設備等系統設計需要的部件集成到一個可編程邏輯器件上，構建成一個可編程的片上系統。 論文詳細論述了基于FPGA的電磁無損檢測試驗裝置的理論基礎，并在此基礎上給出了總體設計方案。全文著重敘述了系統的模擬部分，系統配置以及軟件部分的整個設計過程。利用QuartusⅡ自定義外設和Avalon總線多主并行處理的特點，采用Vefilog HDL，語言實現激勵信號發生器和高速數據采集器，使得信號激勵和信號采集在同一片芯片中實現，從而提高了信號及信號處理的精確度。由于電磁檢測對多種參數的敏感反應，必須抑制由此引入的多種因素的干擾，利用FIR數字濾波和相關方法從眾多的干擾信號中提取出有效信號的幅度和相位，同時利用NiosⅡC2H功能對濾波模塊進行硬件加速處理，大大提高了信號處理的速度。利用最小二乘法建立回歸方程模型進行無損檢測。最后運用此電磁無損檢測系統對軸承鋼的硬度進行了定性測試，取得了較好的檢測結果。 試驗結果表明，將SOPC技術應用到電磁無損檢測系統中，系統的檢測速度和檢測精度都有所提高，并使得整個系統在規模、可靠性、性能指標、開發成本、產品維護及硬件升級等多方面實現了優化。
上傳時間： 2013-06-04
上傳用戶：13081287919
傳統的數控系統采用的大多是專用的封閉式結構，它能提供給用戶的選擇有限，用戶無法對現有數控設備的功能進行修改以滿足自己的特殊要求；各種廠商提供給用戶的操作方式各不相同，用戶在培訓人員、設備維護等方面要投入大量的時間和資金。這些問題嚴重阻礙了CNC制造商、系統集成者和用戶采用快速而有創造性的方法解決當今制造環境中數控加工和系統集成中的問題。隨著電子技術和計算機技術的高速發展，數控技術正朝向柔性化、智能化和網絡化的方向發展。針對數控系統已存在的問題和未來發展的趨勢，本文致力于建立一個適合現場加工特征的開放結構數控平臺，使系統具備軟硬件可重構的柔性特征，同時把監控診斷和網絡模塊融入數控系統的框架體系之內，滿足智能化和網絡化的要求。 本文在深入研究嵌入式系統技術的基礎上，引入可重構的設計方法，選擇具體的硬件平臺和軟件平臺進行嵌入式可重構數控系統平臺的研發。硬件結構以MOTOROLA的高性能32位嵌入式處理器MC68F375和ALTERA的現場可編程門陣列(FPGA)芯片為核心，配以系統所需的外圍模塊；軟件系統以性能卓越的VxWorks嵌入式實時操作系統為核心，開發所需要的應用軟件，將VxWorks嵌入式實時操作系統擴展為一個完整、實用的嵌入式數控系統。該系統不僅具有可靠性高、穩定性好、功能強的優點，而且具有良好的可移植性和軟硬件可裁減性，便于根據實際需求進行功能的擴展和重構。 本論文的主要研究工作如下： (1)深入研究了以高性能微處理器MC68F375為核心的主控制板的硬件電路設計，以及存儲、采集、通訊和網絡等模塊的設計。 (2)深入研究了基于FPGA的串行配置方法和可重構設計方法，設計出基于FPGA的電機運動控制、機床IO控制、鍵盤陣列和液晶顯示控制等接口模塊電路。 (3)深入研究了VxWorks嵌入式實時操作系統在硬件平臺上的移植和任務調度原理，合理分配控制系統的管理任務，開發系統的底層驅動程序和應用程序。 最后，本文總結了系統的開發工作，并對嵌入式可重構數控系統的進一步研究提出了自己的一些想法，以指引后續研究工作。
上傳時間： 2013-04-24
上傳用戶：gcs333
FPGA是一種可通過用戶編程來實現各種數字電路的集成電路器件。用FPGA設計數字系統有設計靈活、低成本，低風險、面市時間短等好處。本課題在結合國際上FPGA器件方面的各種研究成果基礎上，對FPGA器件結構進行了深入的探討，重點對FPGA的互連結構進行了分析與優化。FPGA器件速度和面積上相對于ASIC電路的不足很大程度上是由可編程布線結構造成的，FPGA一般用大量的可編程傳輸管開關和通用互連線段實現門器件的連接，而全定制電路中僅用簡單的金屬線實現，傳輸管開關帶來很大的電阻和電容參數，因而速度要慢于后者。這也說明，通過優化可編程連接方式和布線結構，可大大改善電路的性能。本文研究了基于SRAM編程技術的FPGA器件中邏輯模塊、互連資源等對FPGA性能和面積的影響。論文中在介紹FPGA器件的體系構架后，首先對開關矩陣進行了研究，結合Wilton開關矩陣和Disioint開關矩陣的特點，得到一個連接更加靈活的開關矩陣，提高了FPGA器件的可布線性，接著本課題中又對通用互連線長度、通用互連線間的連接方式和布線通道的寬度等進行了探討，并針對本課題中的FPGA器件，得出了一套適合于中小規模邏輯器件的通用互連資源結構，仿真顯示新的互連方案有較好的速度和面積性能，在互連資源的面積和性能上達到一個很好的折中。 接下來課題中對FPGA電路的可編程邏輯資源進行了研究，得到了一種邏輯規模適中的粗粒度邏輯塊簇，該邏輯塊簇采用類似Xilinx 公司的FPGA產品的LUT加觸發器結構，使邏輯塊簇內部基本邏輯單元的聯系更加緊密，提高了邏輯資源的功能和利用率。隨后我們還研究了IO模塊數目的確定和分布式SRAM結構中編程電路結構的設計，并簡單介紹了SRAM單元的晶體管級設計原理。最后，在對FPGA構架研究基礎上，完成了一款FPGA電路的設計并設計了相應的電路測試方案，該課題結合CETC58研究所的一個重要項目進行，目前已成功通過CSMC0.6μm 2P2M工藝成功流片，測試結果顯示其完全達到了預期的性能。
上傳時間： 2013-04-24
上傳用戶：6546544
使用Java語言有非常多的好處，如安全的對象引用、語言級支持多線程和跨平臺等特性。但是嵌入式系統中Java語言的應用卻很少見，這是由于Java如下兩方面的不足： (1)Java虛擬機實現需要大量的硬件資源；(2)Java語言的運行時間不可預測。 為此，本論文將實現一個能夠應用在低端FPGA器件的實時Java虛擬機。論文的主要創新點如下： 1．使用基于堆棧的RISC模型處理器實現CISC模型的JVM； 2．處理器微指令無任何相關性； 3．所設計的JVM能使Java程序擁有足夠的底層訪問能力。 論文的主要內容和工作如下： 1．制定基于堆棧的RISC結構處理器各級結構。 2．設計簡潔高效的處理器微指令，并且微指令能夠滿足字節碼的需要。 3．制定Java字節碼到處理器代碼的轉換關系和快速轉換結構。 4．設計中使用高速緩存，提高運行速度。 5．優化堆棧的硬件結構，使得出棧入棧操作更加簡潔快速。 6．設計一系列的本地方法，使得Java程序能夠直接訪問底層資源。 7．將Java類庫使用本地方法實現。 8．自定義程序在內存中的結構，并使用裝載工具實現。 9．制定處理外圍數據處理機制，如IO和內存接口10．制定中斷處理方式，并且實現軟中斷的機制。
上傳時間： 2013-06-11
上傳用戶：417313137
