亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

IP內(nèi)核

  • FPGA_ASIC-NiosSoC系統中的BCH編解碼IP核的設計

    該文檔為FPGA_ASIC-NiosSoC系統中的BCH編解碼IP核的設計講解文檔,是一份很不錯的參考資料,具有較高參考價值,感興趣的可以下載看看………………

    標簽: fpga

    上傳時間: 2022-03-12

    上傳用戶:

  • 設計的帶嵌入式收發器的Gen1×1硬核IP的 PCI Express IP編譯器

    在Cyclone IV GX收發器入門套件上,設計帶嵌入式收發器的Gen1×1硬核IP的 PCI Express IP編譯器。.rar

    標簽: 嵌入式

    上傳時間: 2022-04-23

    上傳用戶:kingwide

  • Xilinx FPGA應用進階 通用IP核詳解和設計開發 資料

    Xilinx FPGA應用進階  通用IP核詳解和設計開發

    標簽: xilinx fpga IP核

    上傳時間: 2022-06-03

    上傳用戶:jiabin

  • Xilinx FPGA應用進階 通用IP核詳解和設計開發

    本書系統講解通信網絡領域Xilinx FPGA內部的IP硬核。以流行的Xilinx Virtex-6型號芯片舉例,涵蓋Xilinx FPGA在通信領域主流的IP核,闡述Xilinx FPGA時鐘資源和DCM、PLL和MMCM時鐘管理器的特性和使用方法;介紹基于Block RAM資源生成ROM、RAM、FIFO和CAM核的使用過程。闡述TEMAC核背景知識、內部結構、接口時序和配置參數,給出生成實例;介紹LVDS技術規范、源同步實現方案和去偏移技術,講解Xilinx FPGA中IODELAYE1、ISERDES1和OSERDES核使用方法;闡述Xilinx FPGA DDR3控制器IP核的結構組成、模塊劃分、接口信號和物理約束等。

    標簽: xilinx fpga ip核

    上傳時間: 2022-06-11

    上傳用戶:

  • USB2.0 IP核,ASIC,FPGA可用,Verilog HDL源代碼

    USB2.0 IP核,ASIC,FPGA可用,Verilog HDL源代碼

    標簽: usb asic fpga verilog hdl

    上傳時間: 2022-06-25

    上傳用戶:qingfengchizhu

  • 基于IP核雙口RAM的FPGA與DSPEMIF的接口設計

    基于IP核雙口RAM的FPGA與DSPEMIF的接口設計                

    標簽: RAM fpga dsp emif 接口

    上傳時間: 2022-07-09

    上傳用戶:jiabin

  • digilent提供的基于vivado的xilinx ip核

    digilent提供的基于vivado的xilinx ip核,包含常用的hdmi解碼ip等文件

    標簽: vivado ip核

    上傳時間: 2022-07-26

    上傳用戶:trh505

  • DDR2控制器IP的設計與FPGA實現.rar

    DDR2 SDRAM是目前內存市場上的主流內存。除了通用計算機系統外,大量的嵌入式系統也紛紛采用DDR2內存,越來越多的SoC系統芯片中會集成有DDR2接口模塊。因此,設計一款匹配DDR2的內存控制器將會具有良好的應用前景。 論文在研究了DDR2的JEDEC標準的基礎上,設計出DDR2控制器的整體架構,采用自項向下的設計方法和模塊化的思想,將DDR2控制器劃分為若干模塊,并使用Verilog HDL語言完成DDR2控制器IP軟核中初始化模塊、配置模塊、執行模塊和數據通道模塊的RTL級設計。根據在設計中遇到的問題,對DDR2控制器的整體架構進行改進與完善。在分析了Altera數字PHY的基本性能的基礎上,設計DDR2控制器與數字PHY的接口模塊。搭建DDR2控制器IP軟核的仿真驗證平臺,針對設計的具體功能進行仿真驗證,并實現在Altera Stratix II GX90開發板上對DDR2存儲芯片基本讀/寫操作控制的FPGA功能演示。 論文設計的DDR2控制器的主要特點是: 1.支持數字PHY電路,不需要實際的硬件電路就完成DDR2控制器與DDR2存儲芯片之間的物理層接口,節約了設計成本,縮小了硬件電路的體積。 2.將配置口從初始化模塊中分離出來,簡化了具體操作。 3.支持多個DDR2存儲芯片,使得DDR2控制器的應用范圍更為廣闊。 4.支持DDR2的三項新技術,充分發揮DDR2內存的特性。 5.自動DDR2刷新控制,方便用戶對DDR2內存的控制。

    標簽: DDR2 FPGA 控制器

    上傳時間: 2013-06-10

    上傳用戶:ynzfm

  • 8051 IP核VERILOG代碼

    可以用來學習8051IP核設計,掌握8051的開發,以及SOC的設計

    標簽: VERILOG 8051 IP核 代碼

    上傳時間: 2013-04-24

    上傳用戶:jlyaccounts

  • FPGAIP核的設計

    FPGA能夠減少電子系統的開發風險和開發成本,縮短上市時間,降低維護升級成本,廣泛地應用在電子系統中.隨著集成電路向著片上系統(SoC)的發展,需要設計出FPGA IP核用于SoC芯片的設計.該論文的工作圍繞FPGA IP核的設計進行,在FPGA結構設計優化和FPGAIP接口方案設計兩方面進行了研究.設計改進了適用于數據通路的FPGA新結構——FDP.設計改進了可編程邏輯單元(LC);對可編程連線作為"2層2類"的層次結構進行組織,進行了改進并確定了各種連線的通道寬度;結合對迷宮布線算法的分析以及benchmark電路實驗的方法,提出了用于分段式網格連線的開關盒和連接盒新結構,提高連線的面積利用效率.在FPGA IP核的接口方案上,基于邊界掃描測試電路提出了FPGA IP核的測試方案;結合擴展邊界掃描測試電路得到的編程功和自動下載電路,為FPGA IP核提供了具有兩種不同編程方法的編程接口.采用SMIC 0.35um 3層金屬CMOS工藝,實現了一個10萬系統門規模的FDP結構,并和編程、測試接口一起進行版圖設計,試制了FDP100k芯片.FDP100k中包括了32×32個LC,128個可編程IO單元.在FDP100k的芯片測試中,對編程寄存器、各種可編程資源進行測試,并完成電路實現、性能參數測試以及IP核接口的測試,結果表明FPGA IP核的整體功能正確.

    標簽: FPGAIP

    上傳時間: 2013-04-24

    上傳用戶:gokk

主站蜘蛛池模板: 集安市| 河西区| 旬邑县| 邹城市| 西乌珠穆沁旗| 鄂尔多斯市| 闽清县| 云龙县| 罗源县| 七台河市| 沭阳县| 大厂| 汝南县| 礼泉县| 翁牛特旗| 麻栗坡县| 饶河县| 汕尾市| 德令哈市| 桑日县| 濉溪县| 台中市| 科技| 梨树县| 沙湾县| 昭觉县| 瑞昌市| 玛曲县| 丹江口市| 旬邑县| 会同县| 威宁| 石狮市| 东莞市| 志丹县| 青田县| 光山县| 通道| 康平县| 定兴县| 广德县|