亚洲最新av,日韩精品视频免费,久久九九全国免费精品观看

IP內(nèi)核

TCP-IP詳解.CISCO詳解-273M.zip

專輯類-網(wǎng)絡(luò)及電腦相關(guān)專輯-114冊(cè)-4.31G TCP-IP詳解.CISCO詳解-273M.zip

標(biāo)簽： TCP-IP CISCO 273 zip

上傳時(shí)間： 2013-04-24

上傳用戶：關(guān)外河山
ip地址管理與子網(wǎng)劃分-5.3M-PDF.zip

專輯類-網(wǎng)絡(luò)及電腦相關(guān)專輯-114冊(cè)-4.31G ip地址管理與子網(wǎng)劃分-5.3M-PDF.zip

標(biāo)簽： M-PDF 5.3 zip ip地址

上傳時(shí)間： 2013-07-21

上傳用戶：bg6jsx
高級(jí)網(wǎng)絡(luò)操作系統(tǒng)及其應(yīng)用——TCP~IP協(xié)議與分組無(wú)線網(wǎng)-10.1M-PDF.pdf

專輯類-網(wǎng)絡(luò)及電腦相關(guān)專輯-114冊(cè)-4.31G 高級(jí)網(wǎng)絡(luò)操作系統(tǒng)及其應(yīng)用——TCP~IP協(xié)議與分組無(wú)線網(wǎng)-10.1M-PDF.pdf

標(biāo)簽： M-PDF 10.1 TCP

上傳時(shí)間： 2013-06-22

上傳用戶：hehuaiyu
移動(dòng)IP技術(shù)指南-7.7M-PDF.zip

專輯類-網(wǎng)絡(luò)及電腦相關(guān)專輯-114冊(cè)-4.31G 移動(dòng)IP技術(shù)指南-7.7M-PDF.zip

標(biāo)簽： M-PDF 7.7 zip 移動(dòng)

上傳時(shí)間： 2013-06-17

上傳用戶：huyanju
基于FPGA的圖像采集處理系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn).rar

隨著當(dāng)今科學(xué)技術(shù)的迅猛發(fā)展，數(shù)字圖像處理技術(shù)正在各個(gè)行業(yè)得到廣泛的應(yīng)用，而FPGA技術(shù)的不斷成熟改變了通常采用并行計(jì)算機(jī)或數(shù)字信號(hào)處理器(DSP)、專用集成電路(ASIC)等作為嵌入式處理器的慣例?？删幊踢壿嬈骷?FPGA)憑借其較低的開發(fā)成本、較高的并行處理速度、較大的靈活性及其較短的開發(fā)周期等特點(diǎn)，在圖像處理系統(tǒng)中有獨(dú)特的優(yōu)勢(shì)。本文提出了一種基于FPGA的圖像采集處理系統(tǒng)解決方案，并選用低成本高性能的Altera公司的CycloneIII系列FPGA EP3C40F324為核心，設(shè)計(jì)開發(fā)了圖像采集處理的軟硬件綜合系統(tǒng)。文章闡述了如何在FPGA中嵌入NiosII軟核處理器并完成圖像采集處理系統(tǒng)功能的設(shè)計(jì)方案。硬件電路上，系統(tǒng)設(shè)計(jì)了三塊電路板：FPGA核心處理板、圖像采集卡、圖像顯示卡，其中通過(guò)I2C總線對(duì)采集卡的工作模式進(jìn)行配置，在采集模塊控制下，將采集到的圖像數(shù)據(jù)存儲(chǔ)到SDRAM；根據(jù)VGA顯示原理及其時(shí)序關(guān)系，設(shè)計(jì)了VGA顯示輸出控制模塊，合成了VGA工作的控制信號(hào)，又根據(jù)VGA顯示器的工業(yè)標(biāo)準(zhǔn)，合成VGA接口的水平和幀同步信號(hào)。邏輯硬件上，應(yīng)用SOPCBuilder工具生成了FPGA內(nèi)部的邏輯硬件功能模塊，定制了NiosII IP core、CMOS圖像采集模塊、VGA Controller及其I2C總線接口，系統(tǒng)各模塊間通過(guò)Avalon總線連接起來(lái)。軟件部分，在NiosII內(nèi)核處理器上實(shí)現(xiàn)了彩色圖像顏色空間轉(zhuǎn)換、二值化、形態(tài)學(xué)腐蝕處理及其目標(biāo)定位等算法。實(shí)驗(yàn)結(jié)果證明了本文提出的方案及算法的正確性，可行性。

標(biāo)簽： FPGA 圖像采集處理系統(tǒng)

上傳時(shí)間： 2013-08-05

上傳用戶：woshiyaosi
基于FPGA的OFDM基帶系統(tǒng)研究.rar

近幾年來(lái)，OFDM(Orthogonal Frequency Division Multiplexing)技術(shù)引起了人們的廣泛注意，根據(jù)這項(xiàng)新技術(shù)，很多相關(guān)協(xié)議被提出來(lái)。其中WiMax(Wireless MetropolitanArea Networks)代表空中接口滿足IEEE 802.16標(biāo)準(zhǔn)的寬帶無(wú)線通信系統(tǒng)，IEEE標(biāo)準(zhǔn)在2004年定義了空中接口的物理層(PHY)，即802.16d協(xié)議。該協(xié)議規(guī)定數(shù)據(jù)傳輸采用突發(fā)模式，調(diào)制方式采用OFDM技術(shù)，傳輸速率較高且實(shí)現(xiàn)方便、成本低廉，已經(jīng)成為首先推廣應(yīng)用的商業(yè)化標(biāo)準(zhǔn)。本文主要對(duì)IEEE802.16d OFDM系統(tǒng)物理層進(jìn)行研究，并在XILINX公司的Virtexpro II芯片上實(shí)現(xiàn)了基帶算法。首先討論了OFDM基本原理及其關(guān)鍵技術(shù)。根據(jù)IEEE802.16d OFDM系統(tǒng)的物理層發(fā)送端流程搭建了基帶仿真鏈路，利用MATLAB/SIMULINK仿真了OFDM系統(tǒng)在有無(wú)循環(huán)前綴(CP)、多徑數(shù)目不同等情況下的性能變化。由于同步算法和信道估計(jì)算法計(jì)算量都很大，為了找到適合采用FPGA實(shí)現(xiàn)的算法，分析了同步誤差和不同信道估計(jì)算法對(duì)接收信號(hào)的影響，并結(jié)合計(jì)算量的大小提出了一種新的聯(lián)合同步算法，以及得出了LS信道估計(jì)算法最適合802.16d系統(tǒng)的結(jié)論。其次，完成了基帶發(fā)射機(jī)和接收機(jī)的FPGA硬件電路實(shí)現(xiàn)。為了使系統(tǒng)的時(shí)鐘頻率更高，采用了流水線的結(jié)構(gòu)。設(shè)計(jì)中采用編寫Verilog程序和使用IP核相結(jié)合的辦法，實(shí)現(xiàn)了新的聯(lián)合同步算法，并且通過(guò)簡(jiǎn)化結(jié)構(gòu)，避免了信道估計(jì)算法中的繁瑣除法。利用ISE9. 2i和Modelsim6.Oc軟件平臺(tái)對(duì)程序進(jìn)行設(shè)計(jì)、綜合和仿真，并將仿真結(jié)果和MATLAB軟件計(jì)算結(jié)果相對(duì)比。結(jié)果表明，采用16位數(shù)據(jù)總線可達(dá)到理想的精度。最后，采用串口通信的方式對(duì)基帶系統(tǒng)進(jìn)行了驗(yàn)證。通過(guò)串口通信從功能上表明該系統(tǒng)確實(shí)可行。關(guān)鍵詞：IEEE802. 16d； OFDM；同步；信道估計(jì)；基帶系統(tǒng)

標(biāo)簽： FPGA OFDM 基帶

上傳時(shí)間： 2013-07-31

上傳用戶：1757122702
基于FPGA的數(shù)字圖像處理的研究.rar

圖像是人類智能活動(dòng)重要的信息來(lái)源之一，是人類相互交流和認(rèn)識(shí)世界的主要媒體。隨著信息高速公路、數(shù)字地球概念的提出，人們對(duì)圖像處理技術(shù)的需求與日劇增，同時(shí)VLSI技術(shù)的發(fā)展給圖像處理技術(shù)的應(yīng)用提供了廣闊的平臺(tái)。圖像處理技術(shù)是圖像識(shí)別和分析的基礎(chǔ)，所以圖像處理技術(shù)對(duì)整個(gè)圖像工程來(lái)說(shuō)就非常重要，對(duì)圖像處理技術(shù)的實(shí)現(xiàn)的研究也就具有重要的理論意義與實(shí)用價(jià)值，包括對(duì)傳統(tǒng)算法的改進(jìn)和硬件實(shí)現(xiàn)的研究。仿生算法的興起為圖像處理問(wèn)題的解決提供了一條十分有效的新途徑；FPGA技術(shù)的發(fā)展為圖像處理的硬件實(shí)現(xiàn)提供了有效的平臺(tái)。 @@ 本文在詳細(xì)介紹鄰域圖像處理算法及其數(shù)據(jù)結(jié)構(gòu)、遺傳算法和蟻群算法基本原理的基礎(chǔ)上，將其應(yīng)用于圖像增強(qiáng)和圖像分割的圖像處理問(wèn)題之中，并將其用FPGA技術(shù)實(shí)現(xiàn)。論文中采用遺傳算法自適應(yīng)的確定非線性變換函數(shù)的參數(shù)對(duì)圖像進(jìn)行增強(qiáng)，在采用FPGA來(lái)實(shí)現(xiàn)的過(guò)程中先對(duì)系統(tǒng)進(jìn)行模塊劃分，主要分為初始化模塊、選擇模塊、適應(yīng)度模塊、控制模塊等，然后利用VHDL語(yǔ)言描述各個(gè)功能模塊，為了提高設(shè)計(jì)效率，利用IP核進(jìn)行存儲(chǔ)器設(shè)計(jì)，利用DSP Builder進(jìn)行數(shù)學(xué)運(yùn)算處理。時(shí)序控制是整個(gè)系統(tǒng)設(shè)計(jì)的核心，為盡量避免毛刺現(xiàn)象，各模塊的時(shí)序控制都是采用單進(jìn)程的Moore狀態(tài)機(jī)實(shí)現(xiàn)的。在圖像分割環(huán)節(jié)中，圖像分割問(wèn)題轉(zhuǎn)換為求圖像的最大熵問(wèn)題，采用蟻群算法對(duì)改進(jìn)的最大熵確定的適應(yīng)度函數(shù)進(jìn)行優(yōu)化，并對(duì)基于FPGA和蟻群算法實(shí)現(xiàn)圖像分割的各個(gè)模塊設(shè)計(jì)進(jìn)行了詳細(xì)介紹。 @@ 對(duì)實(shí)驗(yàn)結(jié)果進(jìn)行分析表明遺傳算法和蟻群算法在數(shù)字圖像處理中的使用明顯改善了處理的效果，在利用FPGA實(shí)現(xiàn)遺傳算法和蟻群算法的整個(gè)設(shè)計(jì)過(guò)程中由于充分發(fā)揮了FPGA的并行計(jì)算能力及流水線技術(shù)的應(yīng)用，大大提高算法的運(yùn)行速度。 @@關(guān)鍵詞：圖像處理；遺傳算法；蟻群算法；FPGA

標(biāo)簽： FPGA 數(shù)字圖像處理

上傳時(shí)間： 2013-06-03

上傳用戶：小火車?yán)怖怖?/p>
基于FPGA的PCI軟核模塊的研究與實(shí)現(xiàn).rar

本課題是在課題組已實(shí)現(xiàn)的高速串行通信平臺(tái)的基礎(chǔ)上，進(jìn)一步引伸，設(shè)計(jì)開源的PCI軟核通信模塊替代Xilinx公司提供的LogiCORE PCI核，力求在從模式下，做到占用資源更少，傳輸速度更快，也為以后實(shí)現(xiàn)更完整的功能提供平臺(tái)。本文以此為背景，基于FPGA平臺(tái)，搭建以開源的PCI軟核為核心的串行通信接口平臺(tái)，使其成為PCI總線與用戶邏輯之間的橋梁，使用戶邏輯避開與復(fù)雜的PCI總線協(xié)議。本課題采用Spartan-II FPGA芯片XC2S200-6FG456C系統(tǒng)開發(fā)板作為串行通信接口的硬件實(shí)驗(yàn)平臺(tái)，實(shí)現(xiàn)了支持配置讀/寫交易、單數(shù)據(jù)段讀/寫、突發(fā)模式讀/寫、命令/地址譯碼功能和數(shù)據(jù)傳送錯(cuò)誤檢測(cè)與處理功能的PCI軟核。本文主要闡述了以PCI軟核為核心的串行通信平臺(tái)的實(shí)現(xiàn)，首先介紹了PCI軟核的編程語(yǔ)言、軟件工具和硬件實(shí)驗(yàn)平臺(tái)Spartan-II FPGA芯片XC2S200-6FG456C系統(tǒng)開發(fā)板。然后，介紹了PCI總線命令、PCI軟核所支持的功能、PCI軟核兩側(cè)信號(hào)的定義、PCI軟核配置模塊以及探討了PCI軟核的狀態(tài)機(jī)接收、發(fā)送數(shù)據(jù)等過(guò)程，分析了PCI軟核的數(shù)據(jù)收發(fā)功能仿真，主要包括配置讀/寫交易、單數(shù)據(jù)段模式讀/寫和突發(fā)模式讀/寫的仿真圖形，并闡述了管腳約束的操作流程。最后介紹PCI軟核模塊的WDM驅(qū)動(dòng)，內(nèi)容包括驅(qū)動(dòng)程序簡(jiǎn)介、驅(qū)動(dòng)程序的開發(fā)、中斷處理、驅(qū)動(dòng)程序與應(yīng)用程序之間的通信以及應(yīng)用程序操作。最后，對(duì)PCI軟核的各種性能進(jìn)行了比較分析。整個(gè)模塊設(shè)計(jì)緊湊，完成在實(shí)驗(yàn)平臺(tái)上的數(shù)據(jù)發(fā)送。設(shè)計(jì)選用硬件描述語(yǔ)言VerilogHDL，在開發(fā)工具Xilinx ISE7.1中完成整個(gè)系統(tǒng)的設(shè)計(jì)、綜合、布局布線，利用Modelsim進(jìn)行功能及時(shí)序仿真，使用DriverWorks為PCI軟核編寫WinXP下的驅(qū)動(dòng)程序，用VC++6.0編寫相應(yīng)的測(cè)試應(yīng)用程序。之后，將FPGA設(shè)計(jì)下載到Spanan-II FPGA芯片XC2S200-6FG456C系統(tǒng)開發(fā)板中運(yùn)行。文章最后指出工作中的不足之處和需要進(jìn)一步完善的地方。

標(biāo)簽： FPGA PCI 軟核

上傳時(shí)間： 2013-04-24

上傳用戶：sc965382896
基于FPGA的SATAⅡ協(xié)議研究與實(shí)現(xiàn).rar

現(xiàn)代的計(jì)算機(jī)追求的是更快的速度、更高的數(shù)據(jù)完整性和靈活性。無(wú)論從物理性能，還是從電氣性能來(lái)看，現(xiàn)今的并行總線都已出現(xiàn)了某些局限，無(wú)法提供更高的數(shù)據(jù)傳輸率。而SATA以其傳輸速率快、支持熱插拔、可靠的數(shù)據(jù)傳輸?shù)忍攸c(diǎn)，得到各行業(yè)越來(lái)越多的支持。目前市場(chǎng)上的SATA IP CORE都是面向IC設(shè)計(jì)的，不利于在FPGA上集成，因此，本文在Xilinx公司的Virtex5系列FPGA上實(shí)現(xiàn)SATAⅡ協(xié)議，對(duì)SATA技術(shù)的推廣、國(guó)內(nèi)邏輯IP核的發(fā)展都有一定的意義。本文將SATAⅡ協(xié)議的FPGA實(shí)現(xiàn)劃分成物理層、鏈路層、傳輸層和應(yīng)用層四個(gè)模塊。提出了物理層串行收/發(fā)器設(shè)計(jì)以及物理鏈路初始化方案。分析了鏈路層模塊結(jié)構(gòu)，給出了作為SATAⅡ鏈路層核心的狀態(tài)機(jī)的設(shè)計(jì)。為滿足SATAⅡ協(xié)議3．0Gbps的速率，采用擴(kuò)大數(shù)據(jù)處理位寬的方法，設(shè)計(jì)完成了鏈路層的16b/20b編碼模塊，同時(shí)為提高數(shù)據(jù)傳輸可靠性和信號(hào)的穩(wěn)定性，分別實(shí)現(xiàn)了鏈路層CRC校驗(yàn)?zāi)K和并行擾碼模塊。在描述協(xié)議傳輸層的模塊結(jié)構(gòu)的基礎(chǔ)上，給出了作為傳輸層核心的狀態(tài)機(jī)的設(shè)計(jì)，并以DMA DATA OUT命令的操作為例介紹了FIS在傳輸層中的處理過(guò)程。完成了命令層協(xié)議狀態(tài)機(jī)的設(shè)計(jì)，并實(shí)現(xiàn)了SATAⅡ新增功能NCQ技術(shù)，從而使得數(shù)據(jù)傳輸更加有效。最后為使本設(shè)計(jì)應(yīng)用更加廣泛，設(shè)計(jì)了基于AHB總線的用戶接口。本設(shè)計(jì)采用Verilog HDL語(yǔ)言對(duì)需要實(shí)現(xiàn)的電路進(jìn)行描述，并使用Modelsim軟件仿真。仿真結(jié)果表明，本文設(shè)計(jì)的邏輯電路可靠穩(wěn)定，與SATAⅡ協(xié)議定義功能一致。

標(biāo)簽： FPGA SATA 協(xié)議研究

上傳時(shí)間： 2013-06-16

上傳用戶：cccole0605
基于FPGA的固態(tài)硬盤控制器設(shè)計(jì).rar

近年來(lái)，大容量數(shù)據(jù)存儲(chǔ)設(shè)備主要是機(jī)械硬盤，機(jī)械硬盤采用機(jī)械馬達(dá)和磁片作為載體，存在抗震性能低、高功耗和速度提升難度大等缺點(diǎn)。固態(tài)硬盤是以半導(dǎo)體作為存儲(chǔ)介質(zhì)及控制載體，無(wú)機(jī)械裝置，具有抗震、寬溫、無(wú)噪、可靠和節(jié)能等特點(diǎn)，是目前存儲(chǔ)領(lǐng)域所存在問(wèn)題的解決方案之一。本文針對(duì)這一問(wèn)題，設(shè)計(jì)基于FPGA的固態(tài)硬盤控制器，實(shí)現(xiàn)數(shù)據(jù)的固態(tài)存儲(chǔ)。文章首先介紹硬盤技術(shù)的發(fā)展，分析固態(tài)硬盤的技術(shù)現(xiàn)狀和發(fā)展趨勢(shì)，闡述課題研究意義，并概述了本文研究的主要內(nèi)容及所做的工作。然后從分析固態(tài)硬盤控制器的關(guān)鍵技術(shù)入手，研究了SATA接口協(xié)議和NANDFLASH芯片特性。整體設(shè)計(jì)采用SOPC架構(gòu)，所有功能由單片F(xiàn)PGA完成。移植MicroBlaze嵌入式處理器軟核作為主控制器，利用Verilog HDL語(yǔ)言描述IP核形式設(shè)計(jì)SATA控制器核和NAND FLASH控制器核。SATA控制器核作為高速串行傳輸接口，實(shí)現(xiàn)SATA1.0協(xié)議，根據(jù)協(xié)議劃分四層模型，通過(guò)狀態(tài)機(jī)和邏輯電路實(shí)現(xiàn)協(xié)議功能。NAND FLASH控制器核管理NANDFLASH芯片陣列，將NAND FLASH接口轉(zhuǎn)換成通用的SRAM接口，提高訪問(wèn)效率?？刂破魍瓿蒒AND FLASH存儲(chǔ)管理和糾錯(cuò)算法，實(shí)現(xiàn)數(shù)據(jù)的存儲(chǔ)和讀取。最后完成固態(tài)硬盤控制器的模塊測(cè)試和整體測(cè)試，介紹了測(cè)試方法、測(cè)試工具和測(cè)試流程，給出測(cè)試數(shù)據(jù)和結(jié)果分析，得出了驗(yàn)證結(jié)論。本文設(shè)計(jì)的固態(tài)硬盤控制器，具有結(jié)構(gòu)簡(jiǎn)單和穩(wěn)定性高的特點(diǎn)，易于升級(jí)和二次開發(fā)，是實(shí)現(xiàn)固態(tài)硬盤和固態(tài)存儲(chǔ)系統(tǒng)的關(guān)鍵技術(shù)。

標(biāo)簽： FPGA 固態(tài)硬盤制器設(shè)計(jì)

上傳時(shí)間： 2013-05-28

上傳用戶：sssnaxie