隨著城市居民住房的發(fā)展，樓房用表需求量不斷增大，傳統(tǒng)的把多個電能表掛在一起的計量方式越來越顯出它的弊端；即體積大，成本高，工程造價高，不利于新型住房的集中用電管理。多用戶、多功能智能電表不僅能很好地解決上述問題，還能實現(xiàn)很多智能化的功能。 多用戶多功能智能電能表可同時計量48戶居民的用電量。該電能表采用2塊LPC2294控制，以完成數(shù)據(jù)的通信和采集；采用2塊ARM，以減輕CUP的負(fù)擔(dān)，提高系統(tǒng)的多功能化和智能化。相對于單用戶電表，多用戶電表有多達(dá)32路以上通道，采用同一系統(tǒng)進(jìn)行分時處理，該系統(tǒng)采用12位A／D轉(zhuǎn)換芯片AD8364，能保證數(shù)據(jù)采集的精度和速度。上位機(jī)還能實現(xiàn)與銀聯(lián)系統(tǒng)聯(lián)網(wǎng)，可遠(yuǎn)程控制用戶的用電。多用戶、多功能電能表在靈活性、多功能化、智能化、精度等方面都有優(yōu)勢。
上傳時間： 2013-04-24
上傳用戶：葉山豪
多功能車輛總線一類設(shè)備是一個在列車通信網(wǎng)(TCN，TrainCommunication Network)中普遍使用的網(wǎng)絡(luò)接口單元。目前我國的新式列車大多采用列車通信網(wǎng)傳輸列車中大量的控制和服務(wù)信息。但使用的列車通信網(wǎng)產(chǎn)品主要為國外進(jìn)口，因此迫切需要研制具有自主知識產(chǎn)權(quán)的列車通信網(wǎng)產(chǎn)品。 論文以一類設(shè)備控制器的設(shè)計為核心，采取自頂向下的模塊設(shè)計方法。將設(shè)備控制器分為同步層和數(shù)據(jù)處理層來分別實現(xiàn)對幀的發(fā)送與接收處理和對幀數(shù)據(jù)的提取與存儲處理。 同步層包含幀的識別模塊、曼徹斯特譯碼模塊、曼徹斯特編碼與幀封裝三個模塊。幀識別模塊檢測幀的起始位并對幀類型進(jìn)行判斷。譯碼模塊根據(jù)采集的樣本值來判斷曼徹斯特編碼的值，采樣的難點在于非理想信號帶來的采樣誤差，論文使用結(jié)合位同步的多點采樣法來提高采樣質(zhì)量。幀分界符中的非數(shù)據(jù)符不需要進(jìn)行曼徹斯特編碼，編碼時在非數(shù)據(jù)符位關(guān)閉編碼電路使非數(shù)據(jù)符保持原來的編碼輸出。 數(shù)據(jù)處理層以主控單元(MCU，Main Control Unit)和通信存儲器為設(shè)計核心。MCU是控制器的核心，對接收的主幀進(jìn)行分析，判斷是從通信存儲器相應(yīng)端口取出應(yīng)答從幀并發(fā)送，還是準(zhǔn)備接收從幀并存入通信存儲器。通信存儲器存儲設(shè)備的通信數(shù)據(jù)，合適的地址分配能簡化MCU的控制程序，論文固定了通信存儲器端口大小使MCU可以根據(jù)一個固定的公式進(jìn)行端口的遍歷從而簡化了MCU程序的復(fù)雜度。數(shù)據(jù)在傳輸中由于受到干擾和沖突等問題而出現(xiàn)錯誤，論文采用循環(huán)冗余檢驗碼結(jié)合偶檢驗擴(kuò)展來對傳輸數(shù)據(jù)進(jìn)行差錯控制。 最后，使用FPGA和硬件描述語言Verilog HDL開發(fā)出了MVB一類設(shè)備。目前該一類設(shè)備已運用在SS4G電力機(jī)車的制動控制單元(BCU．Brake Control Unit)中并在鐵道科學(xué)研究院通過了TCN通信測試。一類設(shè)備的成功研制為列車通信網(wǎng)中總線管理器等高類設(shè)備的開發(fā)奠定了堅實的基礎(chǔ)。
上傳時間： 2013-07-27
上傳用戶：qazxsw
當(dāng)今的船用導(dǎo)航雷達(dá)具有數(shù)字化、多功能、高性能、多接口、網(wǎng)絡(luò)化。同時要求具有高可靠性、高集成度、低成本，信號處理單元的小型化，產(chǎn)品更新周期短。要同時滿足上述需求，高集成度的器件應(yīng)用是必須的。同時開發(fā)周期要短，需求軟件的可移植性要強，并且是模塊化設(shè)計，現(xiàn)場可編程門陣列器件(FPGA)已經(jīng)成為設(shè)計首選。 現(xiàn)場可編程門陣列是基于通過可編程互聯(lián)連接的可配置邏輯塊(CLB)矩陣的可編程半導(dǎo)體器件。與為特殊設(shè)計而定制的專用集成電路(ASIC)相對，F(xiàn)PGA可以針對所需的應(yīng)用或功能要求進(jìn)行編程。雖然具有一次性可編程(OTP)FPGA，但是主要是基于SRAM的，其可隨著設(shè)計的演化進(jìn)行重編程。CLB是FPGA內(nèi)的基本邏輯單元。實際數(shù)量和特性會依器件的不同而不同，但是每個CLB都包含一個由4或6個輸入、一些選型電路(多路復(fù)用器等)和觸發(fā)器組成的可配置開關(guān)矩陣。開關(guān)矩陣是高度靈活的，可以進(jìn)行配置以便處理組合邏輯、移位寄存器或RAM。當(dāng)今的FPGA已經(jīng)遠(yuǎn)遠(yuǎn)超出了先前版本的基本性能，并且整合了常用功能(如RAM、時鐘管理和：DSP)的硬(ASIC型)塊。由于具有可編程特性，所以FPGA是眾多市場的理想之選。它高集成度，以及用于設(shè)計的強大軟件平臺、IP核、在線升級可滿足需求。 本文介紹了基于FPGA實現(xiàn)船用導(dǎo)航雷達(dá)數(shù)字信號處理的設(shè)計，這是一個具體的、已經(jīng)完成并進(jìn)行小批量生產(chǎn)的產(chǎn)品，對指導(dǎo)實踐具有一定意義。
標(biāo)簽： 導(dǎo)航雷達(dá) 數(shù)字信號處理
上傳時間： 2013-04-24
上傳用戶：稀世之寶039
多層PCB電路板設(shè)計方法，詳盡的介紹了多層板的設(shè)計，圖文并茂。（PROTEL）
上傳時間： 2013-06-20
上傳用戶：nairui21
隨著Internet的不斷發(fā)展，人們希望日常生活中所用到的嵌入式設(shè)備都能夠很方便地實現(xiàn)Intemet接入，這對嵌入式系統(tǒng)設(shè)計提出了新的挑戰(zhàn)，要求低成本、多功能、高性能。這些是目前嵌入式系統(tǒng)設(shè)計的熱點。 可編程邏輯器件FPGA在過去的幾十年中取得了飛速發(fā)展，從最初的幾千門到現(xiàn)在的幾百萬門，可靠性與集成度不斷提高，而功耗和成本卻在不斷降低，具有很高的性價比。再加上開發(fā)周期短、對開發(fā)人員的要求相對較低的優(yōu)點，因此被大量應(yīng)用于嵌入式系統(tǒng)設(shè)計中。 本文是基于FPGA高性價比、可靈活配置的特點，也是當(dāng)前流行的“微控制器+FPGA”的嵌入式系統(tǒng)設(shè)計方式，所以我們提出了基于FPGA的實現(xiàn)方案。本文通過在FPGA中硬件實現(xiàn)嵌入式TCP/IP協(xié)議(包括UDP、IP、ARP、TCP等網(wǎng)絡(luò)協(xié)議)以及以太網(wǎng)MAC協(xié)議，并提供標(biāo)準(zhǔn)MII接口，通過外接PHY實現(xiàn)網(wǎng)絡(luò)連接。最終成功地通過了驗證。 基于FPGA的實現(xiàn)可以有效地降低成本，同時可以在其中集成其他功能模塊，提高整個系統(tǒng)的集成度，減小PCB版圖面積和布線復(fù)雜度，有利于提高系統(tǒng)可靠性。因此，本研究課題對嵌入式系統(tǒng)設(shè)計有很大的實用價值。
標(biāo)簽： TCPIP FPGA 嵌入式 協(xié)議
上傳時間： 2013-07-08
上傳用戶：450976175
基于FPGA的UHF多協(xié)議RFID基帶信號處理
標(biāo)簽： FPGA RFID UHF 多協(xié)議
上傳時間： 2013-07-18
上傳用戶：2404
隨著嵌入式技術(shù)和網(wǎng)絡(luò)技術(shù)的發(fā)展，通過嵌入Web服務(wù)器來管理和控制設(shè)備成為嵌入式設(shè)備管理的一種發(fā)展趨勢。越來越多的嵌入式系統(tǒng)將Web服務(wù)器引入其中，可方便有效地管理這些掛接在網(wǎng)絡(luò)上的嵌入式設(shè)備，用戶可以使用瀏覽器通過互聯(lián)網(wǎng)來控制它們。本文所設(shè)計的嵌入式Web服務(wù)器就是基于HTTP協(xié)議和TCP／IP協(xié)議上的一種界面友好的Web服務(wù)器。 本文首先介紹了嵌入式Web系統(tǒng)的基本概念、歷史和發(fā)展?fàn)顩r，同時闡述了設(shè)計及實現(xiàn)嵌入式Web服務(wù)器的關(guān)鍵技術(shù)和相關(guān)的理論基礎(chǔ)。然后介紹了本系統(tǒng)的軟硬件開發(fā)平臺及其建立：選擇了一款具有優(yōu)秀網(wǎng)絡(luò)性能并且開源的操作系統(tǒng)—uClinux，為其在宿主機(jī)上搭建開發(fā)和編譯環(huán)境，并介紹了如何進(jìn)行內(nèi)核配置；確定使用以S3C44BOX為處理器的開發(fā)平臺為系統(tǒng)硬件平臺，并提出了嵌入式Web服務(wù)器的實現(xiàn)方案。本系統(tǒng)在boa服務(wù)器的基礎(chǔ)上實現(xiàn)了動態(tài)Web技術(shù)，完成了真正的人機(jī)交互功能，用戶可以通過Web瀏覽器監(jiān)控嵌入式設(shè)備。為了實現(xiàn)用戶對嵌入式產(chǎn)品數(shù)據(jù)進(jìn)行更有效的管理，在基于ARM的嵌入式Web服務(wù)器中內(nèi)嵌一小型數(shù)據(jù)庫sqlite，用戶能夠借此在嵌入式產(chǎn)品中方便地插入、刪除或修改數(shù)據(jù)，在服務(wù)器端應(yīng)用程序中調(diào)用數(shù)據(jù)庫提供的API函數(shù)完成服務(wù)器對數(shù)據(jù)庫的訪問與更新，進(jìn)一步擴(kuò)展嵌入式Web服務(wù)器的功能。為了使所設(shè)計的嵌入式Web服務(wù)器能動態(tài)保存少量的數(shù)據(jù)，本文對uClinux系統(tǒng)進(jìn)行了適當(dāng)?shù)母膭樱瑢崿F(xiàn)了一個可讀寫的文件系統(tǒng)，使JFFS2文件系統(tǒng)在嵌入式Web服務(wù)器中得到應(yīng)用。文章最后將該嵌入式Web服務(wù)器應(yīng)用于智能家居管理，給出了智能家居管理數(shù)據(jù)庫的設(shè)計及實現(xiàn)，并探討了該嵌入式Web服務(wù)器潛在的應(yīng)用前景。
上傳時間： 2013-07-29
上傳用戶：shuiyuehen1987
電力行業(yè)標(biāo)準(zhǔn)DL/T 645-2007：多功能電能表通信協(xié)議。
上傳時間： 2013-04-24
上傳用戶：wangdean1101
本文利用Verilog HDL 語言自頂向下的設(shè)計方法設(shè)計多功能數(shù)字鐘，突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優(yōu)點，并通過Altera QuartusⅡ 4.1 和ModelSim
標(biāo)簽： Verilog HDL 多功能 數(shù)字
上傳時間： 2013-07-21
上傳用戶：ve3344
隨著雷達(dá)信號處理技術(shù)的不斷發(fā)展，通用化、系統(tǒng)化、模塊化的設(shè)計標(biāo)準(zhǔn)日益受到人們的重視，而FPGA和可復(fù)用IP核技術(shù)的發(fā)展使之成為可能。文中從三個方面進(jìn)行IP內(nèi)核的開發(fā)，一是采用硬件描述語言實現(xiàn)雷達(dá)信號處理IP核設(shè)計；二...
標(biāo)簽： FPGA 雷達(dá)信號處理 IP核
上傳時間： 2013-05-21
上傳用戶：tccc
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
