摘要:IC智能卡使用過(guò)程中出現(xiàn)的密碼校驗(yàn)失效、數(shù)據(jù)丟失、應(yīng)用區(qū)不能讀寫等一系列失效和可靠性問(wèn)題,嚴(yán)重影響了其在社會(huì)生活各領(lǐng)域的廣泛應(yīng)用.分析研究了IC智能卡芯片碎裂、引線鍵合斷裂、靜電放電損傷等失效模式和失效機(jī)理,并結(jié)合IC卡制造工藝和失效IC卡的分析實(shí)例,對(duì)引起這些失效的根本原因作了深入探討,就提升制造成品率、改善可靠性提出應(yīng)對(duì)措施.關(guān)鍵詞:IC卡;薄/超薄芯片;碎裂;鍵合
上傳時(shí)間： 2013-11-09
上傳用戶：wangjg
運(yùn)用三維全波電磁仿真軟件對(duì)甚低頻T形面型天線進(jìn)行電磁建模和仿真分析計(jì)算，分析了天線的輸入阻抗、有效高度、電容等電氣參數(shù)。在建模時(shí)考慮了鐵塔及不同頂容線模型的影響，并對(duì)有無(wú)鐵塔及不同鐵塔類型、以及天線不同形式時(shí)天線的輸入阻抗進(jìn)行對(duì)比分析。
上傳時(shí)間： 2013-10-13
上傳用戶：LouieWu
針對(duì)地面作戰(zhàn)、反恐處突等行動(dòng)面臨的偵察難題，提出了研制一種微小型拋投式偵察球的解決方法。著重介紹偵察球無(wú)線控制系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)。該系統(tǒng)主要由ATmega16微控制器、nRF905無(wú)線收發(fā)電路和直流電機(jī)調(diào)速控制電路等組成，設(shè)計(jì)完成了系統(tǒng)硬件電路以及各個(gè)部分的軟件。實(shí)驗(yàn)表明，所提出的控制方案可行，能無(wú)線遙控偵察球完成預(yù)期的動(dòng)作；且無(wú)線通訊距離最遠(yuǎn)能達(dá)到400m；同時(shí)，該系統(tǒng)還具有良好的穩(wěn)定性、快速性和準(zhǔn)確性。
標(biāo)簽： 偵察球 無(wú)線控制系統(tǒng)
上傳時(shí)間： 2013-11-17
上傳用戶：d815185728
縮短型3D角反射器天線.
上傳時(shí)間： 2013-11-18
上傳用戶：fanboynet
采用DQPSK 調(diào)制方式對(duì)NRZ, RZ 和CSRZ 3 種碼型進(jìn)行調(diào)制, 研究40 Gb/ s 高速傳輸系統(tǒng)中這3 種不同類型的光信號(hào)。使用色散補(bǔ)償方式對(duì)高速光纖傳輸系統(tǒng)進(jìn)行200 kM 的模擬仿真, 比較不同碼型的系統(tǒng)傳輸特性。分析表明CS- RZ- DQPSK 調(diào)制格式, 在較寬的入纖功率范圍內(nèi)都能取得最小的眼圖張開代價(jià)。
標(biāo)簽： DQPSK 高速傳輸 調(diào)制碼
上傳時(shí)間： 2013-10-17
上傳用戶：YKLMC
通過(guò)ARM9技術(shù)深入分析CIS圖像傳感器采集RGB圖像的過(guò)程和機(jī)理，將CIS輸出的模擬圖像信號(hào)及時(shí)有序地采集到MCU中，再精準(zhǔn)地進(jìn)行A/D轉(zhuǎn)換，最終經(jīng)TFT顯屏獲得圖像信息，可實(shí)現(xiàn)便攜式CIS型掃描儀的功能，或進(jìn)一步進(jìn)行圖像智能識(shí)別及處理。
上傳時(shí)間： 2013-10-14
上傳用戶：bpgfl
雙極型與MOS半導(dǎo)體器件原理_黃均鼐.
標(biāo)簽： MOS 雙極型 半導(dǎo)體器件
上傳時(shí)間： 2013-11-08
上傳用戶：hakim
Xilinx UltraScale™ 架構(gòu)針對(duì)要求最嚴(yán)苛的應(yīng)用，提供了前所未有的ASIC級(jí)的系統(tǒng)級(jí)集成和容量。 UltraScale架構(gòu)是業(yè)界首次在All Programmable架構(gòu)中應(yīng)用最先進(jìn)的ASIC架構(gòu)優(yōu)化。該架構(gòu)能從20nm平面FET結(jié)構(gòu)擴(kuò)展至16nm鰭式FET晶體管技術(shù)甚至更高的技術(shù)，同 時(shí)還能從單芯片擴(kuò)展到3D IC。借助Xilinx Vivado®設(shè)計(jì)套件的分析型協(xié)同優(yōu)化，UltraScale架構(gòu)可以提供海量數(shù)據(jù)的路由功能，同時(shí)還能智能地解決先進(jìn)工藝節(jié)點(diǎn)上的頭號(hào)系統(tǒng)性能瓶頸。 這種協(xié)同設(shè)計(jì)可以在不降低性能的前提下達(dá)到實(shí)現(xiàn)超過(guò)90%的利用率。 UltraScale架構(gòu)的突破包括： • 幾乎可以在晶片的任何位置戰(zhàn)略性地布置類似于ASIC的系統(tǒng)時(shí)鐘，從而將時(shí)鐘歪斜降低達(dá)50% • 系統(tǒng)架構(gòu)中有大量并行總線，無(wú)需再使用會(huì)造成時(shí)延的流水線，從而可提高系統(tǒng)速度和容量 • 甚至在要求資源利用率達(dá)到90%及以上的系統(tǒng)中，也能消除潛在的時(shí)序收斂問(wèn)題和互連瓶頸 • 可憑借3D IC集成能力構(gòu)建更大型器件，并在工藝技術(shù)方面領(lǐng)先當(dāng)前行業(yè)標(biāo)準(zhǔn)整整一代 • 能在更低的系統(tǒng)功耗預(yù)算范圍內(nèi)顯著提高系統(tǒng)性能，包括多Gb串行收發(fā)器、I/O以及存儲(chǔ)器帶寬 • 顯著增強(qiáng)DSP與包處理性能 賽靈思UltraScale架構(gòu)為超大容量解決方案設(shè)計(jì)人員開啟了一個(gè)全新的領(lǐng)域。
標(biāo)簽： UltraScale Xilinx 架構(gòu)
上傳時(shí)間： 2013-12-23
上傳用戶：小儒尼尼奧
EDA （Electronic Design Automation）即“電子設(shè)計(jì)自動(dòng)化”，是指以計(jì)算機(jī)為工作平臺(tái)，以EDA軟件為開發(fā)環(huán)境，以硬件描述語(yǔ)言為設(shè)計(jì)語(yǔ)言，以可編程器件PLD為實(shí)驗(yàn)載體(包括CPLD、FPGA、EPLD等)，以集成電路芯片為目標(biāo)器件的電子產(chǎn)品自動(dòng)化設(shè)計(jì)過(guò)程。“工欲善其事，必先利其器”，因此，EDA工具在電子系統(tǒng)設(shè)計(jì)中所占的份量越來(lái)越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設(shè)計(jì)開發(fā)領(lǐng)域的EDA工具，一般至少要包含仿真器（Simulator）、綜合器（Synthesizer）和配置器（Place and Routing, P&R）等幾個(gè)特殊的軟件包中的一個(gè)或多個(gè)，因此這一領(lǐng)域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設(shè)計(jì)及電路仿真軟件。目前流行的EDA工具軟件有兩種分類方法：一種是按公司類別進(jìn)行分類，另一種是按功能進(jìn)行劃分。 若按公司類別分，大體可分兩類：一類是EDA 專業(yè)軟件公司，業(yè)內(nèi)最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一類是PLD器件廠商為了銷售其產(chǎn)品而開發(fā)的EDA工具，較著名的公司有Altera、Xilinx、lattice等。前者獨(dú)立于半導(dǎo)體器件廠商，具有良好的標(biāo)準(zhǔn)化和兼容性，適合于學(xué)術(shù)研究單位使用，但系統(tǒng)復(fù)雜、難于掌握且價(jià)格昂貴；后者能針對(duì)自己器件的工藝特點(diǎn)作出優(yōu)化設(shè)計(jì)，提高資源利用率，降低功耗，改善性能，比較適合產(chǎn)品開發(fā)單位使用。 若按功能分，大體可以分為以下三類。 (1) 集成的PLD/FPGA開發(fā)環(huán)境 由半導(dǎo)體公司提供，基本上可以完成從設(shè)計(jì)輸入（原理圖或HDL）→仿真→綜合→布線→下載到器件等囊括所有PLD開發(fā)流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其優(yōu)勢(shì)是功能全集成化，可以加快動(dòng)態(tài)調(diào)試，縮短開發(fā)周期；缺點(diǎn)是在綜合和仿真環(huán)節(jié)與專業(yè)的軟件相比，都不是非常優(yōu)秀的。 (2) 綜合類 這類軟件的功能是對(duì)設(shè)計(jì)輸入進(jìn)行邏輯分析、綜合和優(yōu)化，將硬件描述語(yǔ)句（通常是系統(tǒng)級(jí)的行為描述語(yǔ)句）翻譯成最基本的與或非門的連接關(guān)系（網(wǎng)表），導(dǎo)出給PLD/FPGA廠家的軟件進(jìn)行布局和布線。為了優(yōu)化結(jié)果，在進(jìn)行較復(fù)雜的設(shè)計(jì)時(shí)，基本上都使用這些專業(yè)的邏輯綜合軟件，而不采用廠家提供的集成PLD/FPGA開發(fā)工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類 這類軟件的功能是對(duì)設(shè)計(jì)進(jìn)行模擬仿真，包括布局布線（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了門延時(shí)、線延時(shí)等的“時(shí)序仿真”（也叫“后仿真”）。復(fù)雜一些的設(shè)計(jì)，一般需要使用這些專業(yè)的仿真軟件。因?yàn)橥瑯拥脑O(shè)計(jì)輸入，專業(yè)軟件的仿真速度比集成環(huán)境的速度快得多。此類軟件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介紹了一些具代表性的EDA 工具軟件。它們?cè)谛阅苌细饔兴L(zhǎng)，有的綜合優(yōu)化能力突出，有的仿真模擬功能強(qiáng)，好在多數(shù)工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成開發(fā)工具，就支持多種第三方的EDA軟件，用戶可以在QuartusII軟件中通過(guò)設(shè)置直接調(diào)用Modelsim和 Synplify進(jìn)行仿真和綜合。 如果設(shè)計(jì)的硬件系統(tǒng)不是很大，對(duì)綜合和仿真的要求不是很高，那么可以在一個(gè)集成的開發(fā)環(huán)境中完成整個(gè)設(shè)計(jì)流程。如果要進(jìn)行復(fù)雜系統(tǒng)的設(shè)計(jì)，則常規(guī)的方法是多種EDA工具協(xié)調(diào)工作，集各家之所長(zhǎng)來(lái)完成設(shè)計(jì)流程。
上傳時(shí)間： 2013-10-11
上傳用戶：1079836864
基于單片機(jī)和FPGA的程控型邏輯分析儀設(shè)計(jì)與實(shí)現(xiàn)
標(biāo)簽： FPGA 單片機(jī) 程控 邏輯分析儀
上傳時(shí)間： 2013-11-05
上傳用戶：daguda
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
