亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

Ip核

Ip核就是知識產(chǎn)權(quán)核或知識產(chǎn)權(quán)模塊的意思，在EDA技術(shù)開發(fā)中具有十分重要的地位。美國著名的Dataquest咨詢公司將半導(dǎo)體產(chǎn)業(yè)的IP定義為“用于ASIC或FPGA中的預(yù)先設(shè)計(jì)好的電路功能模塊”。IP主要分為軟IP、固IP和硬IP。軟IP是用Verilog/VHDL等硬件描述語言描述的功能塊，但是并不涉及用什么具體電路元件實(shí)現(xiàn)這些功能。固IP是完成了綜合的功能塊。硬IP提供設(shè)計(jì)的最終階段產(chǎn)品——掩膜。[1]

  • PCI Ip核使用手冊

    PCI Ip核使用手冊，非常完善的手冊，可以根據(jù)手冊完成PCI設(shè)計(jì)

    標(biāo)簽： PCI Ip核 使用手冊

    上傳時間： 2020-04-15

    上傳用戶：lzjtao

  • FPGA中Ip核的生成講解

    該文檔為FPGA中Ip核的生成講解資料，講解的還不錯，感興趣的可以下載看看…………………………

    標(biāo)簽： fpga Ip核

    上傳時間： 2021-11-10

    上傳用戶：

  • FPGA_ASIC-NiosSoC系統(tǒng)中的BCH編解碼Ip核的設(shè)計(jì)

    該文檔為FPGA_ASIC-NiosSoC系統(tǒng)中的BCH編解碼Ip核的設(shè)計(jì)講解文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………

    標(biāo)簽： fpga

    上傳時間： 2022-03-12

    上傳用戶：

  • Xilinx FPGA應(yīng)用進(jìn)階 通用Ip核詳解和設(shè)計(jì)開發(fā) 資料

    Xilinx FPGA應(yīng)用進(jìn)階  通用Ip核詳解和設(shè)計(jì)開發(fā)

    標(biāo)簽： xilinx fpga Ip核

    上傳時間： 2022-06-03

    上傳用戶：jiabin

  • Xilinx FPGA應(yīng)用進(jìn)階 通用Ip核詳解和設(shè)計(jì)開發(fā)

    本書系統(tǒng)講解通信網(wǎng)絡(luò)領(lǐng)域Xilinx FPGA內(nèi)部的IP硬核。以流行的Xilinx Virtex-6型號芯片舉例，涵蓋Xilinx FPGA在通信領(lǐng)域主流的Ip核，闡述Xilinx FPGA時鐘資源和DCM、PLL和MMCM時鐘管理器的特性和使用方法；介紹基于Block RAM資源生成ROM、RAM、FIFO和CAM核的使用過程。闡述TEMAC核背景知識、內(nèi)部結(jié)構(gòu)、接口時序和配置參數(shù)，給出生成實(shí)例；介紹LVDS技術(shù)規(guī)范、源同步實(shí)現(xiàn)方案和去偏移技術(shù)，講解Xilinx FPGA中IODELAYE1、ISERDES1和OSERDES核使用方法；闡述Xilinx FPGA DDR3控制器Ip核的結(jié)構(gòu)組成、模塊劃分、接口信號和物理約束等。

    標(biāo)簽： xilinx fpga Ip核

    上傳時間： 2022-06-11

    上傳用戶：

  • USB2.0 Ip核,ASIC,FPGA可用,Verilog HDL源代碼

    USB2.0 Ip核,ASIC,FPGA可用,Verilog HDL源代碼

    標(biāo)簽： usb asic fpga verilog hdl

    上傳時間： 2022-06-25

    上傳用戶：qingfengchizhu

  • 基于Ip核雙口RAM的FPGA與DSPEMIF的接口設(shè)計(jì)

    基于Ip核雙口RAM的FPGA與DSPEMIF的接口設(shè)計(jì)                

    標(biāo)簽： RAM fpga dsp emif 接口

    上傳時間： 2022-07-09

    上傳用戶：jiabin

  • digilent提供的基于vivado的xilinx Ip核

    digilent提供的基于vivado的xilinx Ip核，包含常用的hdmi解碼ip等文件

    標(biāo)簽： vivado Ip核

    上傳時間： 2022-07-26

    上傳用戶：trh505

  • 基于FPGA的多通道DMA控制器的Ip核設(shè)計(jì).rar

    當(dāng)前，隨著電子技術(shù)的飛速發(fā)展，智能化系統(tǒng)中需要傳輸?shù)臄?shù)據(jù)量日益增大，要求數(shù)據(jù)傳送的速度也越來越快，傳統(tǒng)的數(shù)據(jù)傳輸方式已無法滿足目前的要求。在此前提下，采用高速數(shù)據(jù)傳輸技術(shù)成為必然，DMA(直接存儲器訪問)技術(shù)就是較理想的解決方案之一，能夠滿足信息處理實(shí)時性和準(zhǔn)確性的要求。 本文以EDA工具、硬件描述語言和可編程邏輯器件(FPGA)為技術(shù)支撐，設(shè)計(jì)DMA控制器的總體結(jié)構(gòu)。在通道檢測模塊中，解決了信號抗干擾和請求信號撤銷問題，并提出并行通道檢測算法；在優(yōu)先級管理模塊中提出了動態(tài)優(yōu)先級端口響應(yīng)機(jī)制；在傳輸模塊中采用狀態(tài)機(jī)的設(shè)計(jì)思想設(shè)計(jì)多個通道的數(shù)據(jù)傳輸。通過各模塊問題的解決及新方法的采用，最終設(shè)計(jì)出基于FPGA的多通道DMA控制器的IP軟核。實(shí)驗(yàn)仿真結(jié)果表明，本控制器傳輸速度較快，主頻達(dá)100MHz以上，且工作穩(wěn)定。

    標(biāo)簽： FPGA DMA 多通道

    上傳時間： 2013-05-16

    上傳用戶：希醬大魔王

  • 8051 Ip核VERILOG代碼

    可以用來學(xué)習(xí)8051Ip核設(shè)計(jì)，掌握8051的開發(fā)，以及SOC的設(shè)計(jì)

    標(biāo)簽： VERILOG 8051 Ip核 代碼

    上傳時間： 2013-04-24

    上傳用戶：jlyaccounts

主站蜘蛛池模板： 易门县| 长顺县| 儋州市| 玛曲县| 盱眙县| 湾仔区| 庄河市| 大悟县| 石景山区| 河池市| 垫江县| 岑巩县| 常山县| 望奎县| 当涂县| 沅江市| 留坝县| 军事| 修水县| 吉隆县| 潼南县| 上杭县| 无锡市| 精河县| 砚山县| 桦川县| 安新县| 志丹县| 商南县| 开化县| 南宫市| 比如县| 克什克腾旗| 定边县| 克什克腾旗| 通许县| 新乡市| 广州市| 苏尼特左旗| 通榆县| 广灵县|