arm7的IP軟核代碼，對與研究ARM 和做FPGA開發有很大幫助！
標簽： arm7 IP軟核 代碼
上傳時間： 2013-12-10
上傳用戶：lizhizheng88
Ethernet(以太網)verilog ip core用verilogHDL語言寫的以太網軟核，對學習verilog語言和以太網有很大幫助。
標簽： verilogHDL Ethernet verilog core
上傳時間： 2016-04-25
上傳用戶：sclyutian
arm9_fpga2_verilog是一個可以綜合的用verilog寫的arm9的ip軟核，對學習arm和FPGA開發有幫助。
標簽： verilog fpga arm9 arm
上傳時間： 2014-12-02
上傳用戶：nanfeicui
有用_二維離散余弦變換的VLSI實現及IP軟核設計
標簽： VLSI 二維離散余弦變換 IP軟核
上傳時間： 2016-05-07
上傳用戶：水中浮云
花了半個月才改好的Atera DE1/DE2 ps2 IP 驅動核。放在FPGA工程目錄下可以直接使用。本IP能夠驅動PS/2鍵盤和鼠標。使用時只要調用HAL目錄下的文件即可以直接使用！
標簽： Atera DE FPGA ps2
上傳時間： 2014-01-04
上傳用戶：bcjtao
基于 SOPC 的 VGA IP 核設計
標簽： SOPC VGA
上傳時間： 2014-01-26
上傳用戶：baitouyu
藍牙的一個ip RTL 核，不知道對大家有沒有用？謝謝。
標簽： RTL 藍牙
上傳用戶：thuyenvinh
在Cyclone IV GX收發器入門套件上,設計帶嵌入式收發器的Gen1×1硬核IP的 PCI Express IP編譯器。.rar
標簽： 嵌入式
上傳時間： 2022-04-23
上傳用戶：kingwide
DDR2 SDRAM是目前內存市場上的主流內存。除了通用計算機系統外，大量的嵌入式系統也紛紛采用DDR2內存，越來越多的SoC系統芯片中會集成有DDR2接口模塊。因此，設計一款匹配DDR2的內存控制器將會具有良好的應用前景。 論文在研究了DDR2的JEDEC標準的基礎上，設計出DDR2控制器的整體架構，采用自項向下的設計方法和模塊化的思想，將DDR2控制器劃分為若干模塊，并使用Verilog HDL語言完成DDR2控制器IP軟核中初始化模塊、配置模塊、執行模塊和數據通道模塊的RTL級設計。根據在設計中遇到的問題，對DDR2控制器的整體架構進行改進與完善。在分析了Altera數字PHY的基本性能的基礎上，設計DDR2控制器與數字PHY的接口模塊。搭建DDR2控制器IP軟核的仿真驗證平臺，針對設計的具體功能進行仿真驗證，并實現在Altera Stratix II GX90開發板上對DDR2存儲芯片基本讀/寫操作控制的FPGA功能演示。 論文設計的DDR2控制器的主要特點是： 1.支持數字PHY電路，不需要實際的硬件電路就完成DDR2控制器與DDR2存儲芯片之間的物理層接口，節約了設計成本，縮小了硬件電路的體積。 2.將配置口從初始化模塊中分離出來，簡化了具體操作。 3.支持多個DDR2存儲芯片，使得DDR2控制器的應用范圍更為廣闊。 4.支持DDR2的三項新技術，充分發揮DDR2內存的特性。 5.自動DDR2刷新控制，方便用戶對DDR2內存的控制。
標簽： DDR2 FPGA 控制器
上傳時間： 2013-06-10
上傳用戶：ynzfm
本次會議，我們將討論加入下一代多核軟件開發包(SDK)的多個創新技術，包括簡潔、高可用API集的新基礎庫(FLIB)；重構的Netcomm軟件庫；支持SEC IP模塊以實現安全功能的新使能工具；具有參考應用的用戶空間DPAA (USDPAA)；新型虛擬化技術，包括現有Topaz+基于Kernel的虛擬機(KVM) ，用以優化用戶空間的嵌入式容器支持；及非對稱多處理框架等。 本會是Multicore Expert系列的一部分，機會不容錯過。
標簽： Multicore Expert 2.0 飛思卡爾
上傳時間： 2013-11-02
上傳用戶：wojiaohs
蟲蟲下載站版權所有 京ICP備2021023401號-1
