亚洲午夜精品福利,精品欧美一区二区久久,在线播放蜜桃麻豆

JEDEC標(biāo)準(zhǔn)

數字陷波器的設計

陷波器是無限沖擊響應(IIR)數字濾波器，該濾波器可以用以下常系數線性差分方程表示：ΣΣ==−−−=MiNiiiinybinxany01)()()( (1)式中： x(n)和y(n)分別為輸人和輸出信號序列；和為濾波器系數。 iaib對式(1)兩邊進行z變換，得到數字濾波器的傳遞函數為： ΠΠΣΣ===−=−−−==NiiMiiNiiiMiiipzzzzbzazH1100)()()( (2)式中：和分別為傳遞函數的零點和極點。 izip由傳遞函數的零點和極點可以大致繪出頻率響應圖。在零點處，頻率響應出現極小值；在極點處，頻率響應出現極大值。因此可以根據所需頻率響應配置零點和極點，然后反向設計帶陷數字濾波器。考慮一種特殊情況，若零點在第1象限單位圓上，極點在單位圓內靠近零點的徑向上。為了防止濾波器系數出現復數，必須在z平面第4象限對稱位置配置相應的共軛零點、共軛極點。 izip∗iz∗ip這樣零點、極點配置的濾波器稱為單一頻率陷波器，在頻率ωo處出現凹陷。而把極點設置在零的的徑向上距圓點的距離為l-μ處，陷波器的傳遞函數為： ))1()()1(())(()(2121zzzzzzzzzHμμ−−−−−−= (3)式(3)中μ越小，極點越靠近單位圓，則頻率響應曲線凹陷越深，凹陷的寬度也越窄。當需要消除窄帶干擾而不能對其他頻率有衰減時，陷波器是一種去除窄帶干擾的理想數字濾波器。當要對幾個頻率同時進行帶陷濾波時，可以按(2)式把幾個單獨頻率的帶陷濾波器(3)式串接在一起。一個例子：設有一個輸入，它

標簽： 數字陷波器

上傳時間： 2013-10-18

上傳用戶：uuuuuuu
XAPP520將符合2.5V和3.3V I/O標準的7系列FPGA高性能I/O Bank進行連接

XAPP520將符合2.5V和3.3V I/O標準的7系列FPGA高性能I/O Bank進行連接 The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems

標簽： XAPP FPGA Bank 520

上傳時間： 2013-11-19

上傳用戶：yyyyyyyyyy
采用高速串行收發器Rocket I/O實現數據率為2.5 G

摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。

標簽： Rocket 2.5 高速串行收發器

上傳時間： 2013-11-06

上傳用戶：smallfish
應用于MIMO系統的天線選擇新算法

提出一種在接收端結合最大比合并的發送天線選擇新算法。該算法中，發送端從N個可用天線中選擇信道增益最佳的L個天線，而接收端不進行天線選擇并進行最大比合并(MRC)。并對該算法在準靜態瑞利衰落信道的成對差錯(PEP)性能進行了深入地分析。理論分析和仿真試驗證明。盡管發送端天線選擇對MIMO系統的分級階數會造成一定程度的損傷，但同不進行天線選擇O‘M)相比，應用該算法仍能獲得較大的分級增益，并能明顯提高相同頻譜效率和相同分集階效條件下空時碼的性能。

標簽： MIMO 應用于天線

上傳時間： 2013-10-11

上傳用戶：a296386173
第14章源代碼控制

當許多編程人員從事這項工作但又不使用源代碼管理工具時，源代碼管理幾乎不可能進行。Visual SourceSafe是Visual Basic的企業版配備的一個工具，不過這個工具目的是為了保留一個內部應用版本，不向公眾發布（應當說明的是，M i c r o s o f t并沒有開發Visual SourceSafe，它是M i c r o s o f t公司買來的）。雖然Visual SourceSafe有幫助文本可供參考，但該程序的一般運行情況和在生產環境中安裝 Visual SourceSafe的進程都沒有詳細的文字說明。另外，Visual SourceSafe像大多數M i c r o s o f t應用程序那樣經過了很好的修飾，它包含的許多功能特征和物理特征都不符合 Microsoft Wi n d o w s應用程序的標準。例如，Visual SourceSafe的三個組件之一（Visual SourceSafe Administrator）甚至連F i l e菜單都沒有。另外，許多程序的菜單項不是放在最合適的菜單上。在程序開發環境中實現Visual SourceSafe時存在的復雜性，加上它的非標準化外觀和文檔資料的不充分，使得許多人無法實現和使用 Visual SourceSafe。許多人甚至沒有試用 Vi s u a l S o u r c e S a f e的勇氣。我知道許多高水平技術人員無法啟動Visual SourceSafe并使之運行，其中有一位是管理控制系統項目師。盡管如此，Visual SourceSafe仍然不失為一個很好的工具，如果你花點時間將它安裝在你的小組工作環境中，你一定會為此而感到非常高興。在本章中我并不是為你提供一些指導原則來幫助你創建更好的代碼，我的目的是告訴你如何使用工具來大幅度減少管理大型項目和開發小組所需的資源量，這個工具能夠很容易處理在沒有某種集成式解決方案情況下幾乎無法處理的各種問題。

標簽： 源代碼控制

上傳時間： 2013-10-24

上傳用戶：lgd57115700
XAPP520將符合2.5V和3.3V I/O標準的7系列FPGA高性能I/O Bank進行連接

XAPP520將符合2.5V和3.3V I/O標準的7系列FPGA高性能I/O Bank進行連接 The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems

標簽： XAPP FPGA Bank 520

上傳時間： 2013-11-06

上傳用戶：wentianyou
采用高速串行收發器Rocket I/O實現數據率為2.5 G

摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。

標簽： Rocket 2.5 高速串行收發器

上傳時間： 2013-10-13

上傳用戶：lml1234lml
通用陣列邏輯GAL實現基本門電路的設計

通用陣列邏輯GAL實現基本門電路的設計一、實驗目的 1.了解GAL22V10的結構及其應用； 2.掌握GAL器件的設計原則和一般格式； 3.學會使用VHDL語言進行可編程邏輯器件的邏輯設計； 4.掌握通用陣列邏輯GAL的編程、下載、驗證功能的全部過程。二、實驗原理 1. 通用陣列邏輯GAL22V10 通用陣列邏輯GAL是由可編程的與陣列、固定（不可編程）的或陣列和輸出邏輯宏單元（OLMC）三部分構成。GAL芯片必須借助GAL的開發軟件和硬件，對其編程寫入后，才能使GAL芯片具有預期的邏輯功能。GAL22V10有10個I/O口、12個輸入口、10個寄存器單元，最高頻率為超過100MHz。 ispGAL22V10器件就是把流行的GAL22V10與ISP技術結合起來，在功能和結構上與GAL22V10完全相同，并沿用了GAL22V10器件的標準28腳PLCC封裝。ispGAl22V10的傳輸時延低于7.5ns，系統速度高達100MHz以上，因而非常適用于高速圖形處理和高速總線管理。由于它每個輸出單元平均能夠容納12個乘積項，最多的單元可達16個乘積項，因而更為適用大型狀態機、狀態控制及數據處理、通訊工程、測量儀器等領域。ispGAL22V10的功能框圖及引腳圖分別見圖1-1和1-2所示。另外，采用ispGAL22V10來實現諸如地址譯碼器之類的基本邏輯功能是非常容易的。為實現在系統編程，每片ispGAL22V10需要有四個在系統編程引腳，它們是串行數據輸入(SDI)，方式選擇(MODE)、串行輸出(SDO)和串行時鐘(SCLK)。這四個ISP控制信號巧妙地利用28腳PLCC封裝GAL22V10的四個空腳，從而使得兩種器件的引腳相互兼容。在系統編程電源為+5V，無需外接編程高壓。每片ispGAL22V10可以保證一萬次在系統編程。 ispGAL22V10的內部結構圖如圖1-3所示。 2.編譯、下載源文件用VHDL語言編寫的源程序，是不能直接對芯片編程下載的，必須經過計算機軟件對其進行編譯，綜合等最終形成PLD器件的熔斷絲文件(通常叫做JEDEC文件，簡稱為JED文件)。通過相應的軟件及編程電纜再將JED數據文件寫入到GAL芯片，這樣GAL芯片就具有用戶所需要的邏輯功能。 3.工具軟件ispLEVER簡介 ispLEVER 是Lattice 公司新推出的一套EDA軟件。設計輸入可采用原理圖、硬件描述語言、混合輸入三種方式。能對所設計的數字電子系統進行功能仿真和時序仿真。編譯器是此軟件的核心，能進行邏輯優化，將邏輯映射到器件中去，自動完成布局與布線并生成編程所需要的熔絲圖文件。軟件中的Constraints Editor工具允許經由一個圖形用戶接口選擇I/O設置和引腳分配。軟件包含Synolicity公司的“Synplify”綜合工具和Lattice的ispVM器件編程工具，ispLEVER軟件提供給開發者一個簡單而有力的工具。

標簽： GAL 陣列邏輯門電路

上傳時間： 2013-11-17

上傳用戶：看到了沒有
pcb layout規則

LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術語解釋(TERMS)......... 2 2. Test Point : ATE 測試點供工廠ICT 測試治具使用............ 2 3. 基準點 (光學點) -for SMD:........... 4 4. 標記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項 (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設計............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU

標簽： layout pcb

上傳時間： 2013-10-29

上傳用戶：1234xhb
Labview:字符串和文件I/O

Labview:字符串和文件I/O

標簽： Labview 字符串

上傳時間： 2013-10-13

上傳用戶：wmwai1314