隨著圖像聲納技術的發(fā)展，對于大數(shù)據(jù)量圖像數(shù)據(jù)的壓縮成為必須要解決的一個課題。本文結合水聲圖像特點，應用VerilogHDL 語言在Quartus Ⅱ軟件環(huán)境下設計實現(xiàn)了Jpeg基本模式編解碼器。 Jpeg是國際標準化組織(ISO)和CCITT 聯(lián)合制定的靜態(tài)圖像的壓縮標準，是目前最常使用的圖像存儲格式。 論文首先介紹了Jpeg編碼的基本原理，然后根據(jù)編碼的流程從總體結構上對Jpeg編碼器進行了模塊劃分。對于2D—DCT變換采用了行列分離的快速算法；針對水聲圖像特點采用了DC系數(shù)直接編碼。以一幅真實的水聲圖像作為Jpeg編碼器的測試輸入，對編碼器輸出的碼流經過軟件編程后正確顯示出了Jpeg圖片，并分析了壓縮圖像效果和質量。 Jpeg解碼器采用了和Jpeg編碼器對稱的模塊劃分，2D—IDCT變換同樣采用了行列分離的快速算法；根據(jù)Jpeg標準中哈夫曼編碼的特點，哈夫曼解碼采用了濃縮哈夫曼表法，降低了存儲資源，提高了解碼速度。對經本文設計的Jpeg解碼器解碼后的圖片和原圖片進行了比較分析，結果表明本設計滿足要求。
上傳時間： 2013-05-25
上傳用戶：sn2080395
Jpeg壓縮編碼系統(tǒng)源代碼,入門的新手可以看看，只是個簡單的應用。
上傳時間： 2013-07-24
上傳用戶：caozhizhi
隨著移動終端、多媒體、通信、圖像掃描技術的發(fā)展，圖像應用日益廣泛，壓縮編碼技術對圖像處理中大量數(shù)據(jù)的存儲和傳輸至關重要。同時， FPGA單片規(guī)模的不斷擴大，在FPGA芯片內實現(xiàn)復雜的數(shù)字信號處理系統(tǒng)也成為現(xiàn)實，因此采用FPGA實現(xiàn)圖像壓縮已成為一種必然趨勢。Jpeg靜態(tài)圖像壓縮標準應用非常廣泛，是圖像壓縮中主要的標準之一。研究Jpeg圖像壓縮在FPGA上的實現(xiàn)，具有廣闊的應用背景。 論文從實際工程應用出發(fā)，通過設計圖像壓縮的IP核，完成Jpeg壓縮算法在FPGA上的實現(xiàn)。首先闡述Jpeg基本模式的壓縮編碼的標準，然后在設計規(guī)劃過程中，采用SOC的設計思想，給出整個系統(tǒng)的內部結構、層次劃分，對各個模塊的HDL實現(xiàn)進行詳細的描述，最后完成整體驗證。方案采用了IP核復用的設計技術，基于Xilinx公司本身的IP核，進行了再次開發(fā)。在研究Jpeg標準的核心算法DCT的基礎上，加以改進，設計了適合器件結構的基于DA算法的DCT變換的IP核。通過結構和算法的優(yōu)化，提高了速度，減少占用過多的片內資源。 設計基于Xilinx的Virtex- II系列的FPGA的硬件平臺,在ISE7.1中編譯綜合，最后通過Modelsim仿真驗證。分辨率為352×288大小的源圖像，在不同的壓縮等級設置下，均測試通過。仿真驗證的結果表明：基于FPGA的Jpeg壓縮編碼占用較少的硬件資源，可在較高的工作頻率下運行，設計在速度和資源利用率方面達到了較優(yōu)的狀態(tài)，能夠滿足一般圖像壓縮的要求。 整個設計可以作為單獨的Jpeg編碼芯片也可以作為IP核添加到其他系統(tǒng)中去，具有一定的使用價值。
上傳時間： 2013-04-24
上傳用戶：nairui21
大多數(shù)現(xiàn)在的PCL打印機驅動程序都是將需要打印的文件(包括圖形或者文本)處理成Jpeg文件發(fā)送到打印機進行打印，因為這樣一方面可以減少發(fā)送給打印機的數(shù)據(jù)量，一方面可以極大的簡化驅動程序的開發(fā)。而在打印機內部，這些Jpeg文件又被解碼成BMP文件進行進一步的處理。采用這種方式工作的打印機Jpeg解碼的工作占據(jù)了其CPU時間的一半以上，所以Jpeg文件解碼引擎是打印機的核心之一，提高Jpeg的解碼速度對于提高打印機的處理能力至關重要。 同時，Jpeg文件解碼工作是一個計算密集型的作業(yè)，主要有兩個辦法提高它的速度：一個是設計更高效的算法，一個是采用性能更加強勁的CPU設備。在單核CPU的嵌入式環(huán)境中，Jpeg編解碼速度已經幾乎到了極限，難有提升的空間，然而近兩年多核嵌入式芯片的出現(xiàn)，為大幅度提升它的性能提供了可能。 本文基于嵌入式的Linux平臺，采用ARM11 MPCore4核處理器，針對PCL，XL打印機控制語言的Jpeg文件解碼設計和實現(xiàn)了一個高速引擎，主要內容為： 分析和解碼PCL，XL文件，提取出其中的Jpeg文件。 對Jpeg文件實現(xiàn)并行化解碼，在多個處理器核上并行處理，并針對多核處理器構架進行內存讀取等方面的優(yōu)化。 針對多核處理器的特點和優(yōu)勢，設計和實現(xiàn)多線程調度算法。 總結和提取數(shù)據(jù)，分析多核處理器相對于單核處理器的性能提升。 另外，為便于讀者理解，文中簡要介紹了ARM(SIMD)指令集，嵌入式匯編以及與硬件相關的一些概念。
上傳時間： 2013-06-16
上傳用戶：scorpion
近年來,隨著微電子技術的高速發(fā)展,數(shù)字圖像壓縮編碼技術的逐漸成熟,實時圖象處理在多媒體、HDTV、圖像通信等領域有著越來越廣泛的應用,圖像壓縮/解壓的IC芯片也已成為多媒體技術的核心,實現(xiàn)這些算法芯片的研究成為信息產業(yè)的新熱點.該文基于FPGA設計了Jpeg圖像壓縮編解碼芯片,通過改進算法優(yōu)化結構,在合理地利用硬件資源的條件下,有效地挖掘出算法內在的并行性.在Jpeg編碼器設計中,改進了JEONG的DCT變換算法,采用流水線優(yōu)化算法解決時間并行性問題,提高了DCT/IDCT模塊的運算速度;設計了基于查找表結構的定點乘法器,便于在設計中共享乘法單元,以適應流水線設計的要求;依據(jù)Huffman編碼表的規(guī)律性,采用并行查找表結構,用較少的存儲單元完成Huffman編解碼的運算,同時也提高了編解碼速度.在Jpeg解碼器設計中,根據(jù)Huffman碼字本身的特點和Jpeg標準,設計了一種Huffman碼字分組結構,基于該結構提出分組Huffman查找表及地址編碼的設計方法,進而完成了新的快速Huffman解碼算法及其模塊設計.整個設計及其各個模塊都在ALTERA公司的EDA工具QUARTUSII平臺上進行了邏輯綜合及功能和時序仿真.綜合和仿真結果表明,基于FPGA的Jpeg圖像編解碼芯片消耗很少的FPGA硬件資源,達到了較高的工作頻率,在速度和資源利用率方面均達到了較優(yōu)的狀態(tài),可滿足實時Jpeg圖像編解碼的要求.在邏輯設計的基礎上,該設計可以進一步作硬件仿真和實驗,將源代碼燒錄進FPGA芯片,作為獨立器件或有自主知識產權的Jpeg IP模塊,應用于可視電話、手機和會議電視等低成本Jpeg編解碼系統(tǒng)的實現(xiàn).
上傳時間： 2013-05-31
上傳用戶：yuying4000
該文探討了以FPGA(Field Programmable Gates Array)為平臺,使用HDL(Hardware Description Language)語言設計并實現(xiàn)符合Jpeg靜態(tài)圖象壓縮算法基本模式標準的圖象壓縮芯片.在簡要介紹Jpeg基本模式標準和FPGA設計流程的基礎上,針對Jpeg基本模式硬件編碼器傳統(tǒng)結構的缺點,提出了一種新的改進結構.Jpeg基本模式硬件編碼器改進結構的設計思想、設計結構和Verilog設計實現(xiàn)在其后章節(jié)中進行了詳細闡述,并分別給出了改進結構中各個模塊的單獨測試結果.在該文的測試部分,闡述利用實際圖像作為輸入,從FPGA的輸出得到了正確的壓縮圖像,計算了相應的圖像壓縮速度和圖象質量指標,并與軟件壓縮的速度和結果做了對比,提出了未來的改進建議.
上傳時間： 2013-04-24
上傳用戶：Andy123456
對弓網故障的檢測在列車提速的今天顯得尤其重要，原始故障圖像數(shù)據(jù)量的巨大使實時存儲和傳輸故障圖像極其困難。Jpeg作為一種低復雜度、高壓縮比的圖像壓縮標準在多媒體、網絡傳輸?shù)阮I域得到廣泛的應用。和相同圖像質量的其它常用文件格式(如GIF，TIFF，PCX)相比，Jpeg是目前靜態(tài)圖像中壓縮比最高的。 FPGA以其設計靈活、高速的卓越特性，逐漸成為許多應用中首先器件，尤其是與Verilog和VHDL等語言的結合，大大變革了電子系統(tǒng)的設計方法，加速了系統(tǒng)的設計進程。 本文旨在研究并實現(xiàn)一種實時采集并對特定幀進行壓縮傳輸?shù)姆椒āＭㄟ^采用可編程邏輯器件FPGA來實現(xiàn)整個采集、顯示、壓縮和傳輸，使系統(tǒng)具有可定制、高速度等優(yōu)點。 本文首先介紹了開發(fā)硬件可編程邏輯門陣列FPGA及其開發(fā)語言Veridlog，并介紹了FPGA的設計方法及開發(fā)流程；接著介紹了PAL制視頻采集的相關知識及設計，其中主要包括基于I2C總線的模擬視頻解碼控制、視頻的數(shù)字化ITU-R BT.601標準介紹及視頻同步信號的獲取、基于SDRAM的視頻幀存儲、VGA顯示控制設計；隨后介紹了Jpeg標準，并根據(jù)故障檢測的特點，設計了針對灰度圖像壓縮的Jpeg編碼器，設計中先分別對組成Jpeg編碼器的二維DCT變換模塊、量化模塊、Z字掃描模塊、變換直流系數(shù)的差分脈沖編碼模塊、交流系數(shù)的游程編碼模塊、哈夫曼編碼模塊及打包模塊進行了仿真測試，然后再對整個Jpeg編碼器進行了測試；最后設計了單幀視頻的SRAM緩存，并將緩存的源圖像采用本文設計的Jpeg編碼器進行壓縮，再設計一個僅包含發(fā)送功能的UART 將壓縮后的碼流傳輸?shù)絇C機，在PC機上通過將接收的碼流以ASCⅡ碼的形式還原為采集圖片。 本文實現(xiàn)了整個采集壓縮系統(tǒng)，同時也進一步驗證了本文設計的灰度圖像Jpeg編碼器的正確性。相信本文無論是對弓網故障的圖像檢測，還是對于Jpeg編碼器的芯片設計都有一定的參考價值。
標簽： FPGA Jpeg 壓縮系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：cuiqiang
Jpeg是聯(lián)合圖像專家組(Joint Picture Expert Group)的英文縮寫，是國際標準化組織(ISO)和CCITT聯(lián)合制定的靜態(tài)圖像壓縮編碼標準。Jpeg的基于DCT變換有損壓縮具有高壓縮比特點，被廣泛應用在數(shù)據(jù)量極大的多媒體以及帶寬資源寶貴的網絡程序中。 動態(tài)圖像的Jpeg編解碼處理要求圖像恢復質量高、實時性強，本課題就是針對這兩個方面的要求展開的研究。該系統(tǒng)由圖像編碼服務器端和圖像解碼客戶端組成。其中，服務器端實時采集攝像頭傳送的動態(tài)圖像，進行Jpeg編碼，通過網絡傳送碼流到客戶端；客戶端接收碼流，經過Jpeg解碼，恢復出原始圖像送VGA顯示。設計結果完全達到了實時性的要求。 本文從系統(tǒng)實現(xiàn)的角度出發(fā)，首先分析了系統(tǒng)開發(fā)平臺，介紹FPGA的結構特點以及它的設計流程和指導原則；然后從Jpeg圖像壓縮技術發(fā)展的歷程出發(fā)，分析Jpeg標準實現(xiàn)高壓縮比高質量圖像處理的原理；針對FPGA在算法實現(xiàn)上的特點，以及Jpeg算法處理的原理，按照編碼和解碼順序，研究設計了基于改進的DA算法的FDCT和IDCT變換，以及按發(fā)生頻率進行優(yōu)化的霍夫曼查找表結構，并且從系統(tǒng)整體上對Jpeg編解碼進行簡化，以提高系統(tǒng)的處理性能。最后，通過分析Nios嵌入式微處理器可定制特性，根據(jù)SOPC Builder中Avalon總線的要求，把圖像采集，Jpeg圖像壓縮和網絡傳輸轉變成用戶自定義模塊，在SOPC Builder下把用戶自定義模塊添加到系統(tǒng)中，由Nios嵌入式軟核的控制下運行，在FPGA芯片上實現(xiàn)整個Jpeg實時圖像編解碼系統(tǒng)(soc)。 在FPGA上實現(xiàn)硬件模塊化的Jpeg算法，具有造價低功耗低，性能穩(wěn)定，圖像恢復后質量高等優(yōu)點，適用于精度要求高且需要對圖像進行逐幀處理的遠程微小目標識別和跟蹤系統(tǒng)中以及廣電系統(tǒng)中前期的非線性編輯工作以及數(shù)字電影的動畫特技制作，對降低成本和提高圖像處理速度兩方面都有非常重大的現(xiàn)實意義。通過在FPGA上實現(xiàn)Jpeg編解碼，進一步探索FPGA在數(shù)字圖像處理上的優(yōu)勢所在，深入了解進行此類硬件模塊設計的技術特點，是本課題的重要學術意義所在。
上傳時間： 2013-04-24
上傳用戶：shangdafreya
·詳細說明：Intel的Jpeg開發(fā)庫 -Intel Jpeg development storehouse 文件列表: Intel Jpeg Library ..................\ijl.h ..................\ijl.lib ..................\ijl10.dll .....
上傳時間： 2013-08-04
上傳用戶：維子哥哥
·文件列表: c語言完成Jpeg編碼 .................\Jpeg2k .................\......\jasper-1.700.2.uuid .................\......\...................\acconfig.h .................\...
上傳時間： 2013-04-24
上傳用戶：Ten_Gallon_Head
