針對高頻感應加熱電源中用傳統的模擬鎖相環跟蹤頻率所存在的問題,提出一種非常適合于高頻感應加熱的 新型的數字鎖相環。使用FPGA 內底層嵌入功能單元中的數字鎖相環74HCT297 ,并添加少量的數字電路來實現。最后利 用仿真波形驗證該設計的合理性和有效性。整個設計負載范圍寬、鎖相時間短,現已成功應用于100 KHZ/ 30 kW 的感應加 熱電源中。
上傳時間： 2014-01-11
上傳用戶：AbuGe
采用離散小波變換方法(Mallat算法)，實現對語音信號的雙通道子帶壓縮編碼。將語音信號中，C125Hz的低頻區信號完全保留，在125Hz飛KHZ頻段的語音信號用小波分解逐級進行較為精確的量化并進行濾波，而將高頻部分采用游程編，進而達到在保證語音信號原有特性的前提下大幅度的壓縮語音信號的傳輸數據量
上傳時間： 2013-12-04
上傳用戶：csgcd001
：頻率計。具有4位顯示，能自動根據7位十進制計數的結果，自動選擇有效數據的 --高4位進行動態顯示。小數點表示是千位，即KHZ。
標簽： 頻率計
上傳時間： 2013-12-14
上傳用戶：561596
數字頻率計VHDL程序 --文件名：plj.vhd。 --功能：頻率計。具有4位顯示，能自動根據7位十進制計數的結果，自動選擇有效數據的 --高4位進行動態顯示。小數點表示是千位，即KHZ。
上傳時間： 2013-12-23
上傳用戶：Altman
數字頻率計VHDL程序與仿真 文件名：plj.vhd。 --功能：頻率計。具有4位顯示，能自動根據7位十進制計數的結果，自動選擇有效數據的 --高4位進行動態顯示。小數點表示是千位，即KHZ。
上傳時間： 2016-11-20
上傳用戶：lunshaomo
智能頻率計 1. 頻率測量范圍為1Hz~1MHz 2. 當頻率在1KHZ以下時采用測周方法 其它情 況采用測頻方法.二者之間自動轉換 3. 測量結果顯示在數碼管上,單位可以是Hz（Ｈ）、 KHZ（ＡＨ）或MHz（ＢＨ）。 ４. 測量過程不顯示數據，待測量結果結束后，直接顯示結果。
上傳時間： 2013-12-29
上傳用戶：LouieWu
本例展示了如何設置TIM工作在輸出比較-非主動模式（Output Compare Inactive mode），并產生相應的中斷。 TIM2時鐘設置為36MHz，預分頻設置為35999，TIM2計數器時鐘可表達為： TIM2 counter clock = TIMxCLK / (Prescaler +1) = 1 KHZ 設置TIM2_CCR1寄存器值為1000， CCR1寄存器值1000除以TIM2計數器時鐘頻率1KHZ，為1000毫秒。因此，經過1000毫秒的時延，置PC.06輸出為低電平。 同理，根據寄存器TIM2_CCR2 、TIM2_CCR3和 TIM2_CCR4的值，經過500毫秒的時延，置PC.07輸出為低電平；經過250毫秒的時延，置PC.08輸出為低電平；經過125毫秒的時延，置PC.09輸出為低電平。 輸出比較寄存器的值決定時延的大小，當計數器的值小于這個值的時候，點亮與PC.06-PC.09相連的LED；當計數器的值達到這個值得時候，產生中斷，在TIM2的4個通道相應的中斷里，把它們一一關閉。
標簽： Inactive Compare Output mode
上傳時間： 2013-12-20
上傳用戶：ghostparker
There are _NO_ standard sample rate for the samples used in modules. But most often the samples are done on the rate called C-3 (which is about 16574 Hz if you have a PAL machine). Sometimes drums are sampled at A-3 (around 28 KHZ), and some sounds are at ~8 KHZ or anything else to save space.
上傳時間： 2017-04-14
上傳用戶：稀世之寶039
This experiment uses the Blackfi n BF533/BF537 EZ-KIT to run a simple FIR fi lter on stereo channels at a sampling frequency of 48 KHZ. The CYCLE register is embedded in the main program ( process_data.c) to benchmark the time needed to process two FIR fi lters. A background telemetry channel (BTC) is set up to display the cycle count.
標簽： experiment Blackfi EZ-KIT channe
上傳時間： 2013-12-27
上傳用戶：baiom
The FPGA can realize a more optimized Digital controller in DC/DC Converters when compare to DSPs. In this paper, based on the FPGA platform, The theoretical analysis, characteristics, simulation and design consideration are given. The methods to implement the digital DC/DC Converters have been researched. The function module, state machine of digital DC/DC controller and high resolution DPWM with Sigma- Delta dither has been introduced. They are verified by experiments on a 20 W, 300 KHZ non-isolated synchronous buck converters.
標簽： Converters controller optimized Digital
上傳時間： 2013-12-31
上傳用戶：tzl1975
