SDH傳輸系統(tǒng)光接口 SDH光接口的分類及應(yīng)用代碼 應(yīng)用代碼的表達方式：X-Y.Z，如：V-64.2、S-64.1
標簽： 傳輸系統(tǒng) 數(shù)字接口 光接口
上傳時間： 2013-11-22
上傳用戶：非洲之星
通過比較各種隔離數(shù)字通信的特點和應(yīng)用范圍，指出塑料光纖在隔離數(shù)字通信中的優(yōu)勢。使用已經(jīng)標準化的TOSLINK接口，有利于節(jié)省硬件開發(fā)成本和簡化設(shè)計難度。給出了塑料光纖的硬件驅(qū)動電路，說明設(shè)計過程中的注意事項，對光收發(fā)模塊的電壓特性和頻率特性進行全面試驗，并給出SPI口使用塑料光纖隔離通信的典型應(yīng)用電路圖。試驗結(jié)果表明，該設(shè)計可為電力現(xiàn)場、電力電子及儀器儀表的設(shè)計提供參考。 Abstract: y comparing characteristics and applications area of various isolated digital communications， this article indicates advantages of plastic optical fiber in isolated digital communications. Using the standardized TOSLINK interface， it helps to control costs and difficulty in hardware development and design. Then it gives the hardware driver circuit of plastic optical fiber module， explains the noticed details in design process， gives results on the basis of the optical transceiver module voltage characteristics and frequency characteristics tests. Finally，it gives typical application circuit of the SPI communication port by using plastic optical fiber isolation .The results show that this design can be referenced for the power field， power electronics and instrumentation design.
上傳時間： 2014-01-10
上傳用戶：gundan
中文版詳情瀏覽：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
標簽： UltraScale Xilinx 架構(gòu)
上傳時間： 2013-11-21
上傳用戶：wxqman
有時候，做元件封裝的時候，做得不是按中心設(shè)置為原點（不提倡這種做法），所以制成之后導(dǎo)出來的坐標圖和直接提供給貼片廠的要求相差比較大。比如，以元件的某一個pin 腳作為元件的原點，明顯就有問題，直接修改封裝的話，PCB又的重新調(diào)整。所以想到一個方法：把每個元件所有的管腳的X坐標和Y坐標分別求平均值，就為元件的中心。
上傳時間： 2014-01-09
上傳用戶：xzt
enter——選取或啟動 esc——放棄或取消 f1——啟動在線幫助窗口 tab——啟動浮動圖件的屬性窗口 pgup——放大窗口顯示比例 pgdn——縮小窗口顯示比例 end——刷新屏幕 del——刪除點取的元件（1個） ctrl+del——刪除選取的元件（2個或2個以上） x+a——取消所有被選取圖件的選取狀態(tài) x——將浮動圖件左右翻轉(zhuǎn) y——將浮動圖件上下翻轉(zhuǎn) space——將浮動圖件旋轉(zhuǎn)90度 crtl+ins——將選取圖件復(fù)制到編輯區(qū)里 shift+ins——將剪貼板里的圖件貼到編輯區(qū)里 shift+del——將選取圖件剪切放入剪貼板里 alt+backspace——恢復(fù)前一次的操作 ctrl+backspace——取消前一次的恢復(fù) crtl+g——跳轉(zhuǎn)到指定的位置 crtl+f——尋找指定的文字
上傳時間： 2013-11-01
上傳用戶：a296386173
PCB設(shè)計問題集錦 問：PCB圖中各種字符往往容易疊加在一起，或者相距很近，當板子布得很密時，情況更加嚴重。當我用Verify Design進行檢查時，會產(chǎn)生錯誤，但這種錯誤可以忽略。往往這種錯誤很多，有幾百個，將其他更重要的錯誤淹沒了，如何使Verify Design會略掉這種錯誤，或者在眾多的錯誤中快速找到重要的錯誤。 答：可以在顏色顯示中將文字去掉,不顯示后再檢查;并記錄錯誤數(shù)目。但一定要檢查是否真正屬于不需要的文字。 問： What’s mean of below warning:(6230,8330 L1) Latium Rule not checked: COMPONENT U26 component rule.答：這是有關(guān)制造方面的一個檢查，您沒有相關(guān)設(shè)定，所以可以不檢查。 問： 怎樣導(dǎo)出jop文件？答：應(yīng)該是JOB文件吧？低版本的powerPCB與PADS使用JOB文件。現(xiàn)在只能輸出ASC文件，方法如下STEP：FILE/EXPORT/選擇一個asc名稱/選擇Select ALL/在Format下選擇合適的版本/在Unit下選Current比較好/點擊OK/完成然后在低版本的powerPCB與PADS產(chǎn)品中Import保存的ASC文件，再保存為JOB文件。 問： 怎樣導(dǎo)入reu文件？答：在ECO與Design 工具盒中都可以進行，分別打開ECO與Design 工具盒，點擊右邊第2個圖標就可以。 問： 為什么我在pad stacks中再設(shè)一個via:1(如附件）和默認的standardvi(如附件）在布線時V選擇1，怎么布線時按add via不能添加進去這是怎么回事，因為有時要使用兩種不同的過孔。答：PowerPCB中有多個VIA時需要在Design Rule下根據(jù)信號分別設(shè)置VIA的使用條件，如電源類只能用Standard VIA等等，這樣操作時就比較方便。詳細設(shè)置方法在PowerPCB軟件通中有介紹。 問：為什么我把On-line DRC設(shè)置為prevent..移動元時就會彈出(圖2),而你們教程中也是這樣設(shè)置怎么不會呢?答：首先這不是錯誤,出現(xiàn)的原因是在數(shù)據(jù)中沒有BOARD OUTLINE.您可以設(shè)置一個,但是不使用它作為CAM輸出數(shù)據(jù). 問：我用ctrl+c復(fù)制線時怎設(shè)置原點進行復(fù)制，ctrl+v粘帖時總是以最下面一點和最左邊那一點為原點 答： 復(fù)制布線時與上面的MOVE MODE設(shè)置沒有任何關(guān)系,需要在右鍵菜單中選擇,這在PowerPCB軟件通教程中有專門介紹. 問：用(圖4)進行修改線時拉起時怎總是往左邊拉起(圖5)，不知有什么辦法可以輕易想拉起左就左，右就右。答： 具體條件不明,請檢查一下您的DESIGN GRID,是否太大了. 問： 好不容易拉起右邊但是用(圖6)修改線怎么改怎么下面都會有一條不能和在一起，而你教程里都會好好的(圖8)答：這可能還是與您的GRID 設(shè)置有關(guān),不過沒有問題,您可以將不需要的那段線刪除.最重要的是需要找到布線的感覺,每個軟件都不相同,所以需要多練習(xí)。 問： 尊敬的老師:您好！這個圖已經(jīng)畫好了，但我只對（如圖1）一種的完全間距進行檢查，怎么錯誤就那么多，不知怎么改進。請老師指點。這個圖在附件中請老師幫看一下，如果還有什么問題請指出來，本人在改進。謝！！！！！答：請注意您的DRC SETUP窗口下的設(shè)置是錯誤的,現(xiàn)在選中的SAME NET是對相同NET進行檢查,應(yīng)該選擇NET TO ALL.而不是SAME NET有關(guān)各項參數(shù)的含義請仔細閱讀第5部教程. 問： U101元件已建好，但元件框的拐角處不知是否正確，請幫忙CHECK 答：元件框等可以通過修改編輯來完成。問： U102和U103元件沒建完全，在自動建元件參數(shù)中有幾個不明白：如：SOIC--》silk screen欄下spacing from pin與outdent from first pin對應(yīng)U102和U103元件應(yīng)寫什么數(shù)值，還有這兩個元件SILK怎么自動設(shè)置，以及SILK內(nèi)有個圓圈怎么才能畫得與該元件參數(shù)一致。 答：Spacing from pin指從PIN到SILK的Y方向的距離,outdent from first pin是第一PIN與SILK端點間的距離.請根據(jù)元件資料自己計算。
上傳時間： 2014-01-03
上傳用戶：Divine
y
標簽： PLC
上傳時間： 2013-11-02
上傳用戶：回電話#
三菱FX-PLC 的通訊協(xié)議參考(含有源碼):三菱FX 系列PLC 專用協(xié)議通信指令一覽FX 系列PLC 專用協(xié)議通信指令一覽以下將詳細列出PLC 專用協(xié)議通信的指令指令 注釋BR 以1 點為單位，讀出位元件的狀態(tài)WR 以16 點為單位，讀出位元件的狀態(tài)，或以1 字為單位讀出字元件的值BW 以1 點為單位，寫入位元件的狀態(tài)WW 以16 點為單位，寫入位元件的狀態(tài)或以1 字為單位寫入值到字元件BT 以1 點為單位，SET/RESET 位元件WT 以16 點為單位，SET/RESET 位元件，或?qū)懭胫档阶衷R 控制PLC 運行RUNRS 控制PLC 停止STOPPC 讀出PLC 設(shè)備類型TT 連接測試注：位元件包括X,Y,M,S 以及T,C 的線圈等字元件包括D,T,C,KnX,KnY,KnM 等。
上傳時間： 2015-01-02
上傳用戶：gdgzhym
檢測技術(shù)及儀表的地位與作用1.1. 1檢測儀表的地位與作用一、 檢測儀表 檢測――對研究對象進行測量和試驗，取得定量信息和定性信息的過程。檢測儀表――專門用于“測試”或“檢測”的儀表。二、 地位與作用：１、 科學(xué)研究的手段 諾貝爾物理和化學(xué)獎中有1/4是屬于測試方法和儀器創(chuàng)新。２、 促進生產(chǎn)的主流環(huán)節(jié)３、 國民經(jīng)濟的“倍增器”４、 軍事上的戰(zhàn)斗力５、 現(xiàn)代生活的好幫手６、 信息產(chǎn)業(yè)的源頭1.1.2 檢測技術(shù)是儀器儀表的技術(shù)基礎(chǔ)一、非電量的電測法――把非電量轉(zhuǎn)換為電量來測量 優(yōu)越性：１）便于擴展測量的幅值范圍(量程) ２）便于擴寬的測量的頻率范圍(頻帶) ３）便于實現(xiàn)遠距離的自動測量 4) 便于與計算機技術(shù)相結(jié)合, 實現(xiàn)測量的智能化和網(wǎng)絡(luò)化二、現(xiàn)代檢測技術(shù)的組成： 電量測量技術(shù)、傳感器技術(shù)非電量電測技術(shù)。三、儀器儀表的理論基礎(chǔ)和技術(shù)基礎(chǔ)――實質(zhì)就是“檢測技術(shù)”。 “檢測技術(shù)”＋ “應(yīng)用要求”＝儀器儀表 1.2 傳感器概述1.2. 1傳感器的基本概念一、 傳感器的定義國家標準定義――“能感受（或響應(yīng)）規(guī)定的被測量并按照一定規(guī)律轉(zhuǎn)換成可用信號輸出的器件或裝置。”（當今電信號最易于處理和便于傳輸） 通常定義――“能把外界非電信息轉(zhuǎn)換成電信號輸出的器件或裝置”或“能把非電量轉(zhuǎn)換成電量的器件或裝置”。二、 敏感器的定義――把被測非電量轉(zhuǎn)換為可用非電量的器件或裝置１、當 即被測非電量X正是傳感器所能接受和轉(zhuǎn)換的非電量(即可用非電量)Z時，可直接用傳感器將被測非電量X轉(zhuǎn)換成電量Y。 ２、當 即被測非電量X不是傳感器所能接受和轉(zhuǎn)換的非電量(即可用非電量)Z時，就需要在傳感器前面增加一個敏感器，把被測非電量X轉(zhuǎn)換為該傳感器能夠接受和轉(zhuǎn)換的非電量(即可用非電量)Z。
上傳時間： 2013-10-08
上傳用戶：2728460838
虛擬警視器驅(qū)動程序免費視頻
上傳時間： 2013-11-12
上傳用戶：ArmKing88
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
