通信與自動控制技術結合產(chǎn)生的遠程數(shù)據(jù)傳輸技術，已經(jīng)成為當前研究的一個熱點。以數(shù)據(jù)傳輸技術為核心的遠程無線監(jiān)控系統(tǒng)已廣泛應用于交通、電力、工農(nóng)業(yè)、水利、環(huán)保、建筑、能源等行業(yè)中需要無人值守監(jiān)控維護的地方，監(jiān)控情況，以及傳輸?shù)臄?shù)據(jù)存在著突發(fā)性、數(shù)據(jù)量少等特點。傳統(tǒng)的遠程監(jiān)控技術多采基于現(xiàn)場總線的方式接入Internet，在接入端需要搭建本地局域網(wǎng)平臺和監(jiān)控系統(tǒng)，對于環(huán)境依賴性比較強，容易造成地域局限性。 文章圍繞無線數(shù)據(jù)傳輸方式這一熱點課題，介紹了國內(nèi)外在遠程數(shù)據(jù)傳輸方面的發(fā)展與現(xiàn)狀，對GSM短消息在遠程數(shù)據(jù)傳輸中的應用進行了深入的研究和探討.接著，闡述了相應的GSM無線終端的設計方案、開發(fā)方法和開發(fā)過程，并針對小數(shù)據(jù)量的無線數(shù)據(jù)傳輸領域，提出了應用以短消息業(yè)務作為數(shù)據(jù)傳送載體的數(shù)與車載防盜報警系統(tǒng)相結合，設計了以DPSD微處理器和GSM模塊TC35i為核心，基于GSM/SMS的車載防盜報警系統(tǒng)。接著，給出基于GSM/SMS無線數(shù)據(jù)傳輸技術的車載防盜報警系統(tǒng)的具體實現(xiàn)過程，包括各硬件模塊的設計原理、電路原理圖文重點包括以下兩個方面： l.對GSM/SMS的工作原理及協(xié)議做了詳細的研究，并運用于小數(shù)據(jù)量的無線數(shù)據(jù)傳輸中。 2.設計了基于SMS的車載防盜報警系統(tǒng)，給出了硬件原理圖及軟件流程。 基于SMS的車載防盜報警系統(tǒng)已經(jīng)在市場上得到印證，應用結果表明，該系統(tǒng)使用操作方便，數(shù)據(jù)通信準確、穩(wěn)定、可靠、高效，具有較高的實用價值。
標簽： SMS 數(shù)據(jù) 傳輸技術
上傳時間： 2013-04-24
上傳用戶：wff
高性能ADC產(chǎn)品的出現(xiàn)，給混合信號測試領域帶來前所未有的挑戰(zhàn)。并行ADC測試方案實現(xiàn)了多個ADC測試過程的并行化和實時化，減少了單個ADC的平均測試時間，從而降低ADC測試成本。 本文實現(xiàn)了基于FPGA的ADC并行測試方法。在閱讀相關文獻的基礎上，總結了常用ADC參數(shù)測試方法和測試流程。使用FPGA實現(xiàn)時域參數(shù)評估算法和頻域參數(shù)評估算法，并對2個ADC在不同樣本數(shù)條件下進行并行測試。 通過在FPGA內(nèi)部實現(xiàn)ADC測試時域算法和頻域算法相結合的方法來搭建測試系統(tǒng)，完成音頻編解碼器WM8731L的控制模式接口、音頻數(shù)據(jù)接口、ADC測試時域算法和頻域算法的FPGA實現(xiàn)。整個測試系統(tǒng)使用Angilent 33220A任意信號發(fā)生器提供模擬激勵信號，共用一個FPGA內(nèi)部實現(xiàn)的采樣時鐘控制模塊。并行測試系統(tǒng)將WM8731.L片內(nèi)的兩個獨立ADC的串行輸出數(shù)據(jù)分流成左右兩通道，并對其進行串并轉(zhuǎn)換。然后對左右兩個通道分別配置一個FFT算法模塊和時域算法模塊，并行地實現(xiàn)了ADC參數(shù)的評估算法。 在樣本數(shù)分別為128和4096的實驗條件下，對WM8731L片內(nèi)2個被測.ADC并行地進行參數(shù)評估，被測參數(shù)包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個常用參數(shù)。實驗結果表明，通過在FPGA內(nèi)配置2個獨立的參數(shù)計算模塊，可并行地實現(xiàn)對2個相同ADC的參數(shù)評估，減小單個ADC的平均測試時間。 FPGA片內(nèi)實時評估算法的實現(xiàn)節(jié)省了測試樣本傳輸至自動測試機PC端的時間。而且只需將HDL代碼多次復制，就可實現(xiàn)多個被測ADC在同一時刻并行地被評估，配置靈活。基于FPGA的ADC并行測試方法易于實現(xiàn)，具有可行性，但由于噪聲的影響，測試精度有待進一步提高。該方法可用于自動測試機的混合信號選項卡或測試子系統(tǒng)。 關鍵詞：ADC測試；并行；參數(shù)評估；FPGA；FFT
上傳時間： 2013-07-11
上傳用戶：tdyoung
隨著敵對人為干擾的日益增多和電磁環(huán)境的日益惡劣，抗干擾逐漸成為衛(wèi)星導航接收機的必備能力之一。傳統(tǒng)的單天線多延遲系統(tǒng)僅從時域抗干擾，抑制干擾能力有限。利用陣列天線，增加空域自由度，通過空域—時域級聯(lián)或空時聯(lián)合處理能夠顯著增強導航信號接收機的抗干擾性能。多個天線以不同的方式放置，即不同的陣形，會使得導航接收機具有不同的空域抗干擾性能。針對多種陣形對空域抗干擾性能的影響差異，開展了基于L陣、十字陣、均勻圓陣和帶圓心圓陣的自適應抗干擾性能研究，分析了導致差異的原因，通過對比仿真，發(fā)現(xiàn)帶圓心的圓陣具有所選陣形中最優(yōu)的輸出信干噪比，進一步推廣到空時自適應抗干擾，也具有同樣的結論。結合工程實現(xiàn)，基于FPGA完成空時抗干擾硬件模塊設計，用Matlab產(chǎn)生的量化數(shù)據(jù)作為激勵，對硬件模塊的輸出結果進行分析，與非自適應空時波束形成結果相比，實驗驗證了模塊的有效性；與Matlab仿真處理的結果相比，驗證了模塊的正確性。多種陣形自適應抗干擾性能差異的研究對于一定孔徑和陣元個數(shù)條件下的陣列布陣具有一定的參考價值，空時抗干擾硬件模塊是抗干擾系統(tǒng)的核心，所做工作對工程實現(xiàn)具有一定的借鑒意義。
標簽： FPGA 時域 導航系統(tǒng)
上傳時間： 2013-05-28
上傳用戶：thinode
在團簇與激光相互作用的研究中和在團簇與加速器離子束的碰撞研究中，需要對加速器束流或者激光束進行脈沖化與時序同步，同時用于測量作用產(chǎn)物的探測系統(tǒng)如飛行時間譜儀(TOF)等要求各加速電場的控制具有一定的時序匹配。在整個實驗中，需要用到符合要求的多路脈沖時序信號控制器，而且要求各脈沖序列的周期、占空比、重復頻率等方便可調(diào)。為此，本論文基于FPGA設計完成了一款多路脈沖時序控制電路。 本文基于Altera公司的Cyclone系列FPGA芯片EPlC3T100C8，設計出了一款可以同時輸出8路脈沖序列、各脈沖序列之間具有可調(diào)高精度延遲、可調(diào)脈沖寬度及占空比等。論文討論了FPGA芯片結構及開發(fā)流程，著重討論了較高頻率脈沖電路的可編程實現(xiàn)方法，以及如何利用VHDL語言實現(xiàn)硬件電路軟件化設計的技巧與方法，給出了整個系統(tǒng)設計的原理與實現(xiàn)。討論了高精密電源的PWM技術原理及實現(xiàn)，并由此設計了FPGA所需電源系統(tǒng)。給出了配置電路設計、數(shù)據(jù)通信及接口電路的實現(xiàn)。開發(fā)了上層控制軟件來控制各路脈沖時序及屬性。 該電路工作頻率200MHz，輸出脈沖最小寬度可達到10ns，最大寬度可達到us甚至ms量級。可以同時提供l路同步脈沖和7路脈沖，并且7路脈沖相對于同步脈沖的延遲時間可調(diào)，調(diào)節(jié)步長為5ns。
上傳時間： 2013-06-15
上傳用戶：ZJX5201314
數(shù)字濾波作為數(shù)字信號處理技術的重要組成部分，廣泛應用于諸如信號分離、恢復、整形等多種場合中，本文討論的FIR濾波器因其具有嚴格的線性相位特性而得到廣泛的應用。在工程實踐中，往往要求信號處理具有實時性和靈活性,但目前常用的一些軟件或硬件實現(xiàn)方法則難以同時達到兩方面的要求。 可編程邏輯器件是一種用戶根據(jù)需要而自行構造邏輯功能的數(shù)字集成電路。本課題研究FIR的FPGA解決方案體現(xiàn)電子系統(tǒng)的微型化和單片化，主要完成的工作如下: (1)以FIR濾波器的基本理論為依據(jù)，研究適應工程實際的數(shù)字濾波器的設計方法： (2)對分布式算法進行了較為深入的研究。在闡述算法原理的基礎上，分析了利用FPGA特有的查找表結構完成這一運算的方法，從而解決了常系數(shù)乘法運算硬件實現(xiàn)的問題； (3)以—FIR低通濾波器為例說明FIR數(shù)字濾波器的具體實現(xiàn)方法，采用層次化、模塊化、參數(shù)化的設計思想，完成對整個FIR濾波器的功能模塊的劃分，以及各個功能模塊的具體設計； (4)設計參數(shù)可調(diào)的FIR低通濾波器的硬件電路：以EPFlK50TCl44-l為核心，包括A/D轉(zhuǎn)換電路、D/A轉(zhuǎn)換電路以及在系統(tǒng)配置電路等。以話音作為輸入信號，進行了實際濾波效果的測試。 實驗系統(tǒng)的測試結果表明，和傳統(tǒng)的數(shù)字濾波器相比較具有更好的實時性、準確性、靈活性和實用性。
標簽： FPGA 沖激響應 數(shù)字濾波器
上傳時間： 2013-07-13
上傳用戶：皇族傳媒
闡述了一種基于反射式光電傳感器的直流電機測速及控制系統(tǒng)K該系統(tǒng)可適用于無法采用旋轉(zhuǎn)編碼器和測速電機進行直流電機測速與控制的場合L 文中采用斯密特觸發(fā)器、異或門、D 觸發(fā)器以及可逆計數(shù)器設計了可用于脈沖
上傳時間： 2013-05-17
上傳用戶：busterman
眾所周知，任何閉環(huán)系統(tǒng)在增益為單位增益l，且內(nèi)部隨頻率變化的相移為360°時，該閉環(huán)控制系統(tǒng)都會存在不穩(wěn)定的可能性。因此幾乎所有的開關電源都有一個閉環(huán)反饋控制系統(tǒng)，從而能獲得較好的性能。在負反饋系統(tǒng)中，控制放大器的連接方式有意地引入了180°相移，如果反饋的相位保持在180°以內(nèi)，那么控制環(huán)路將總是穩(wěn)定的。當然，在現(xiàn)實中這種情況是不會存在的，由于各種各樣的開關延時和電抗引入了額外的相移，如果不采用適合的環(huán)路補償，這類相移同樣會導致開關電源的不穩(wěn)定
標簽： 開關電源 穩(wěn)定性設計
上傳時間： 2013-04-24
上傳用戶：TF2015
通訊工具FTPLINK的源代碼，適用于文曲星與電腦間的串口通訊。原作者為L-Communication FTPLINK the source code for Wenquxing from the c
標簽： ftplink
上傳時間： 2013-04-24
上傳用戶：1109003457
默認串口1，V區(qū)操作 注意：操作VW時，地址應為偶數(shù) plc參數(shù)：波特率9600，偶效驗，8數(shù)據(jù)位，1停止位 此程序工控愛好者交流使用， qq: 57476662 email: l
標簽： s7200
上傳時間： 2013-05-18
上傳用戶：偷心的海盜
隨著數(shù)字信號處理技術應用的不斷深入，數(shù)字信號處理系統(tǒng)的實現(xiàn)面臨著很多挑戰(zhàn)，其中面臨的四個主要問題是：速度、設計規(guī)模、功耗和開發(fā)周期。因此許多數(shù)字信號處理的實現(xiàn)方法被提出，其中基于FPGA的實現(xiàn)技術就是其中的重要技術之一。 本文以數(shù)字信號處理系統(tǒng)的實現(xiàn)為應用背景，著重研究了基于FPGA的數(shù)字濾波器實現(xiàn)技術。本文分為兩個主要部分： 第一部分以Xilinx公司的FPGA為例，總結了FPGA設計的基本方法及設計流程，并在此基礎上介紹了一種用于產(chǎn)品快速開發(fā)的設計方式—基于SystemGenerator的設計方式，這種設計方式向數(shù)字信號處理系統(tǒng)的設計者提供了自上而下的FPGA解決方案。 第二部分系統(tǒng)地研究了基于FPGA的數(shù)字濾波器實現(xiàn)技術。該部分首先研究了三種適合于FPGA的FIR濾波器實現(xiàn)方法，直接結構、轉(zhuǎn)置結構及分布式算法。其次，討論了針對直接結構FIR濾波器的乘法器優(yōu)化技術，CSD編碼和系數(shù)分解，以及針對轉(zhuǎn)置結構FIR濾波器的乘法器優(yōu)化技術，簡化加法器圖，并結合實例給出了它們的優(yōu)化效果。再次，介紹了直接結構FIR濾波器中常用多操作數(shù)加法實現(xiàn)方法，二叉樹和Wallace樹，并在Wallace樹的基礎上提出了一種適合于FPGA的1比特多操作數(shù)加法結構，這種實現(xiàn)結構在實現(xiàn)采樣字長與系數(shù)字長均為l比特的FIR濾波器時，使FPGA的資源利用率得到明顯提高。最后還給出了三種FIR濾波器實現(xiàn)方法在FPGA中應用的優(yōu)缺點及其適用性，并給出了一個帶通濾波器的設計實例。 論文的研究成果已應用于“北斗一號”導航定位接收機中。
標簽： FPGA 數(shù)字濾波器 實現(xiàn)技術
上傳時間： 2013-08-01
上傳用戶：Andy123456
