用VHDL寫的一個8位全加器的實驗程序,供新手參考
標簽： VHDL 8位 全加器 實驗
上傳時間： 2017-03-03
上傳用戶：lx9076
asp小馬常用的全免殺小馬 很好用的!時段是的
標簽： asp
上傳時間： 2017-03-05
上傳用戶：奇奇奔奔
FIR轉成Lattice結構[全零點系統轉lattice） 根據要求的中心頻點，及其相鄰“梳齒”的峰值頻率可選擇。優點：結構簡單，處理速度快。
標簽： Lattice lattice FIR 零點
上傳時間： 2013-12-25
上傳用戶：ANRAN
Delphi 編寫的"酒店管理系統",源碼全,數據庫全,控件全,值得測試,未經測試,請有興趣的朋友自己測試!
標簽： Delphi 測試 編寫 管理系統
上傳時間： 2013-11-25
上傳用戶：lo25643
8位全加器的VHDL描述，可用MAX+plusⅡ運行測試
標簽： VHDL 8位 全加器
上傳時間： 2014-01-16
上傳用戶：erkuizhang
RS232C接口與單片機串行口通信的研究
標簽： 232C 232 RS 接口
上傳時間： 2017-03-29
上傳用戶：笨小孩
通用串口收發器的移位寄存器 是verilog hDl編寫
標簽： verilog hDl 串口 收發器
上傳時間： 2017-04-18
上傳用戶：cooran
一個全加器的systemc代碼，包括模塊的定義以及測試平臺
標簽： systemc 全加器 代碼
上傳時間： 2017-05-20
上傳用戶：
8位全加器的VHDL語言描述，有需要的頂一下。
標簽： VHDL 8位 全加器 語言
上傳時間： 2017-05-30
上傳用戶：aysyzxzm
單片機C51串口中斷接收和發送測試例程（含通信協議的實現）
標簽： C51 單片機 串口中斷 接收
上傳時間： 2017-06-11
上傳用戶：zhangyigenius
蟲蟲下載站版權所有 京ICP備2021023401號-1
