<s id="q6iag"></s> 近年來，嵌入式Internet遠程測控系統已成為計算機控制領域一個重要組成部分，它將計算機網絡、通信與自動控制技術相結合并成為新興的研究熱點。通過嵌入式Internet控制系統，用戶只要在有網絡接入的地方，就可以對與網絡連接的任何現場設備進行遠程測控。嵌入式系統可以根據應用進行軟硬件的定制，特別適用于對成本、體積、功耗有嚴格要求的各種遠程測控設備。該項技術的研究具有廣闊的應用前景。 嵌入式Web遠程監控不同于以往的C/S和B/S網絡監控技術，它通常采用嵌入式系統作為Web服務器，使得系統的成本大大降低，且設備體積小巧，便于安裝、易于維護，安全可靠，此技術自問世以來得到了業界的廣泛關注，各式各樣的解決方案和實現方式層出不窮。 本文提出了一種基于ARM的嵌入式網絡控制系統。該系統以嵌入式Boa服務器作為遠程信號的傳輸平臺。首先對網絡的系統結構和工作原理作了詳細介紹，然后對嵌入式網絡控制系統的實現作了深入的探討和研究。 整個嵌入式網絡控制系統主要劃分為三個部分：嵌入式網絡控制系統硬件設計；嵌入式網絡控制器的軟件設計；嵌入式網絡控制系統Web服務器實現。系統選用主流的ARM微處理器LPC2210作為系統主控制器，并根據需要給出了具體的硬件電路設計，包括：存儲器接口電路、網絡接口電路、串行通信接口電路以及信號調理電路設計。鑒于μ Clinux對ARM技術的有力支持，且μ Clinux具有內核可裁減、網絡功能強大、低成本、代碼開放等特點，通過對μ Clinux的裁減、配置和編譯，成功地將μ Clinux移植到LPC2210中。然后完成設備驅動開發、嵌入式網絡控制系統Boa服務器的構建及系統應用開發。 該嵌入式網絡控制系統融合監控網與信息網，實現了遠程分布式測控和通訊。系統穩定性高、實時性好、性價比高，具有廣泛的應用價值，適用于工業、交通、電力、能源等眾多控制領域。
上傳時間： 2013-06-13
上傳用戶：牛津鞋
視頻監控系統是一種先進的、防范能力強的綜合系統。它通過遙控攝像機及其輔助設備(鏡頭、云臺等)直接觀看被監控場所的一切情況，同時可以把監控場所的圖像內容傳送到監控中心，進行實時遠程監控。隨著計算機、網絡以及圖像處理、傳輸技術的迅猛發展，視頻監控技術也得到飛速發展，視頻監控進入了全數字化的網絡時代，傳統的模擬視頻監控系統和基于PC機的數字視頻監控系統已不能滿足現代社會發展的需要，基于嵌入式技術的網絡視頻監控系統成為視頻監控系統發展的新趨勢，具有廣闊的應用前景和實用價值。 本文在總結分析前人研究成果的基礎上，深入系統地研究了基于ARM和Linux的嵌入式系統開發技術，給出了基于ARM的嵌入式視頻服務器的總體設計方案和功能規劃，包括硬件結構和軟件結構，基于B/S(Browser/Server)服務機制的客戶端軟件設計大大降低了客戶端的軟硬件要求。然后，介紹了嵌入式Linux交叉編譯環境的搭建和嵌入式軟件的開發過程，通過BootLoader的配置燒寫和Linux內核的移植編譯，搭建了嵌入式視頻服務器運行開發的軟件平臺。最后詳細分析了嵌入式視頻服務器軟件部分各個功能模塊的設計思路及其關鍵代碼實現，用Liflux vide04linux APIs實現了視頻圖像的采集，視頻數據網絡傳輸采用了基于UDP協議的IP組播方式，而視頻圖像顯示模塊則采用了自行設計實現的基于IPicture COM接口的ActiveX控件，便于維護、更新和升級。 本文設計的基于ARM的嵌入式視頻服務器安裝設置方便，遠程客戶端用戶通過IE瀏覽器可直接訪問服務器，實時視頻圖像傳輸流暢，無明顯抖動，具有良好的穩定性、較高的性價比和一定的實用價值。
上傳時間： 2013-05-19
上傳用戶：彭玖華
SPI，是英語Serial Peripheral Interface的縮寫，顧名思義就是串行外圍設備接口。SPI，是一種高速的，全雙工，同步的通信總線，并且在芯片的管腳上只占用四根線，節約了芯片的管腳
標簽： spi
上傳時間： 2013-06-09
上傳用戶：Killerboo
卷積碼是無線通信系統中廣泛使用的一種信道編碼方式。Viterbi譯碼算法是一種卷積碼的最大似然譯碼算法，它具有譯碼效率高、速度快等特點，被認為是卷積碼的最佳譯碼算法。本文的主要內容是在FPGA上實現約束長度為9，碼率為1/2，采用軟判決方式的Viterbi譯碼器。 本文首先介紹了卷積碼的基本概念，闡述了Viterbi算法的原理，重點討論了決定Viterbi算法復雜度和譯碼性能的關鍵因素，在此基礎上設計了采用“串-并”結合運算方式的Viterbi譯碼器，并在Altera EP1C20 FPGA芯片上測試通過。本文的主要工作如下： 1.對輸入數據采用了二比特四電平量化的軟判決方式，對歐氏距離的計算方法進行了簡化，以便于用硬件電路方式實現。 2.對ACS運算單元采用了“串-并”結合的運算方式，和全并行的設計相比，在滿足譯碼速度的同時，節約了芯片資源。本文中提出了一種路徑度量值存儲器的組織方式，簡化了控制模塊的邏輯電路，優化了系統的時序。 3.在幸存路徑的選擇輸出上采用了回溯譯碼方法，與傳統的寄存器交換法相比，減少了寄存器的使用，大大降低了功耗和設計的復雜度。 4.本文中設計了一個仿真平臺，采用Modelsim仿真器對設計進行了功能仿真，結果完全正確。同時提出了一種在被測設計內部插入監視器的調試方法，巧妙地利用了Matlab算法仿真程序的輸出結果，提高了追蹤錯誤的效率。 5.該設計在Altera EP1C20 FPGA芯片上通過測試，最大運行時鐘頻率110MHz，最大譯碼輸出速率10.3Mbps。 本文對譯碼器的綜合結果和Altera設計的Viterbi譯碼器IP核進行了性能比較，比較結果證明本文中設計的Viterbi譯碼器具有很高的工程實用價值。
上傳時間： 2013-07-23
上傳用戶：葉山豪
ASIC對產品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運算速度也受到限制.常規ASIC的硬件具有速度優勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現,使建立在可再配置硬件基礎上的進化硬件(EHW)成為智能硬件電路設計的一種新方法.作為進化算法和可編程器件技術相結合的產物,可重構FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實現方法.論文認為面向分類的專用類可重構FPGA(ASR-FPGA)的研究,可使可重構電路粒度劃分的針對性更強、設計更易實現.論文研究的可重構FPGA的BCH通訊糾錯碼進化電路是一類ASR-FPGA電路的具體方法,具有一定的實用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設計——求取實驗用BCH碼的生成多項式和校驗多項式及其相應的矩陣并構造實驗用BCH碼;(2)建立基于可重構FPGA的基核——構造具有可重構特性的硬件功能單元,以此作為可重構BCH碼電路的設計基礎;(3)構造實現可重構BCH糾錯碼電路的方法——建立可重構糾錯碼硬件電路算法并進行實驗驗證;(4)在可重構糾錯碼電路基礎上,構造進化硬件控制功能塊的結構,完成各進化RLA控制模塊的驗證和實現.課題是將可重構BCH碼的編譯碼電路的實現作為一類ASR-FPGA的研究目標,主要成果是根據可編程邏輯電路的特點,選擇一種可編程樹的電路模型,并將它作為可重構FPGA電路的基核T;通過對循環BCH糾錯碼的構造原理和電路結構的研究,將基核模型擴展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進行"格式化",使T規則排列在FPGA上,通過對T的控制端的不同配置來實現糾錯碼的各個功能單元;在可重構基核的基礎上提出了糾錯碼重構電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進化硬件描述語言,通過轉換為相應的VHDL語言描述以實現硬件電路;采用RLA模型的有限狀態機FSM方式實現了可重構糾錯碼電路的EHW的各個控制功能塊.在實驗方面,利用Xilinx FPGA開發系統中的VHDL語言和電路圖相結合的設計方法建立了循環糾錯碼基核單元的可重構模型,進行循環糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進行了FPGA實現.課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構FPGA核的設計的基本問題.課題的研究成果及其總結的一套ASR-FPGA進化硬件電路的設計方法對實際的進化硬件設計具有一定的實際指導意義,提出的基于專用類基核FPGA電路結構的研究方法為新型進化硬件的器件結構的設計也可提供一種借鑒.
上傳時間： 2013-07-01
上傳用戶：myworkpost
這個是STC單片機的全系列頭文件. 這個是STC單片機的全系列頭文件
上傳時間： 2013-04-24
上傳用戶：1054154823
隨著電子設備的迅猛發展，“讓全部設備接入網絡”已經成為一種發展趨勢。通過嵌入式串口服務器，可以讓現有的串行設備擁有聯網功能，避免了投資大量人力、物力，有利于對傳統串行設備進行更換或者升級。 本文設計的串口服務器采用嵌入式處理器和Linux操作系統，把現有的基于串行接口的數據轉化成以太網數據，然后進行數據存取，將傳統的串行數據送往網絡。 論文主要研究了以下內容： 第一，在研究串口服務器網關工作機理的基礎上，分析高性能串口網絡服務器的功能需求。 第二，基于AT91ARM9200微處理器及LXT971ALE網絡接口芯片等構建嵌入式系統，完成RS232-TCP/IP轉換網關的軟硬件設計，實現最多32路串行終端同時接入以太網的高性能串口服務器。 第三，在RH Linux 9.0為ARM處理器提供的交叉開發工具下移植Linux，為嵌入式串口服務器設計服務器端與客戶端工作模式，同時設計實現系統參數的在線配置功能。 第四，在客戶端和服務器端分別設計串口服務器的基本API函數，為系統二次開發打下良好的基礎。
上傳時間： 2013-04-24
上傳用戶：mqien
I2C(Inter Integrated Circuits)是Philips公司開發的用于芯片之間連接的串行總線，以其嚴格的規范、卓越的性能、簡便的操作和眾多帶I2C接口的外圍器件而得到廣泛的應用并受到普遍的歡迎。 現場可編程門陣列(FPGA)設計靈活、速度快，在數字專用集成電路的設計中得到了廣泛的應用。本論文主要討論了如何利用Verilog/FPGA來實現一個隨機讀/寫的I2C接口電路，實現與外圍I2C接口器件E2PROM進行數據通信，實現讀、寫等功能，傳輸速率實現為100KBps。在Modelsim6.0仿真軟件環境中進行仿真，在Xilinx公司的ISE9.li開發平臺上進行了下載，搭建外圍電路，用Agilem邏輯分析儀進行數據采集，分析測試結果。 首先，介紹了微電子設計的發展概況以及設計流程，重點介紹了HDL/FPGA的設計流程。其次，對I2C串行總線進行了介紹，重點說明了總線上的數據傳輸格式并對所使用的AT24C02 E2PROM存儲器的讀／寫時序作了介紹。第三，基于Verilog _HDL設計了隨機讀/寫的I2C接口電路、測試模塊和顯示電路；接口電路由同步有限狀態機(FSM)來實現；測試模塊首先將數據寫入到AT24C02的指定地址，接著將寫入的數據讀出，并將兩個數據顯示在外圍LED數碼管和發光二極管上，從而直觀地比較寫入和輸出的數據的正確性。FPGA下載芯片為Xilinx SPARTAN Ⅲ XC3S200。第四，用Agilent邏輯分析儀進行傳輸數據的采集，分析數據傳輸的時序，從而驗證電路設計的正確性。最后，論文對所取得的研究成果進行了總結，并展望了下一步的工作。
上傳時間： 2013-06-08
上傳用戶：再見大盤雞
隨著電力電子變流技術的不斷發展，各種先進的控制技術層出不窮。控制器也從過去的模擬電路時代逐漸進入到全數字控制時代。但是MCU/DSP等通用控制器本身串行程序流工作模式的限制，在實現復雜算法時往往難以滿足系統要求的快速性與實時性的要求，FPGA的出現為解決這個問題提供了一個新的方向。 本文首先對三相PWM整流器系統進行了研究。在查閱大量國內外文獻資料的基礎上，對整流器及其控制器的國內外發展現狀及研究趨勢做了詳細的研究，并對課題研究的意義有了更深入的認識。接下來對三相電壓型整流器的拓撲結構、數學模型、整流器的控制技術進行了分析。文中所采用的滯環電流控制算法具有結構簡單，電流響應速度快，不依賴系統參數，系統魯棒性好的特點。運用matlab仿真軟件，對該控制方法進行了仿真。然后對FPGA的發展歷程、應用、分類、開發工具、語言等內容進行了介紹。最后對滯環控制算法進行了模塊劃分，將其劃分為PI算法模塊，限幅與指令電流生成模塊，滯環比較模塊，PWM脈沖生成及死區保護模塊，AD控制及數據儲存模塊，并在Quartus II軟件環境下，使用VHDL語言通過編程實現模塊化設計。實踐證明，采用FPGA來實現PWM整流器控制算法是可行的。
上傳時間： 2013-04-24
上傳用戶：Ruzzcoy
在傳統的電力電子電路中，DC/DC變換器通常采用模擬電路實現電壓或電流的控制。數字控制與模擬控制相比，有著顯著的優點，數字控制可以實現復雜的控制策略，同時大大提高系統的可靠性和靈活性，并易于實現系統的智能化。但目前數字控制基本上限于電力傳動領域，DC/DC變換器由于其開關頻率較高，一般其外圍功能由DSP或微處理器完成，而控制的核心，如PWM發生等大多采用專用控制芯片實現。FPGA由于其快速性、靈活性及保密性等優點，近年來在數字控制領域受到越來越多的關注。基于FPGA的DC/DC變換器是電力電子領域重要的研究方向之一。本文研究了同步Buck變換器的建模、設計及仿真，采用Xinlix的VIRTEX-Ⅱ PRO FPGA開發板實現了Buck變換器的全數字控制。 論文首先從Buck變換器的理論分析入手，根據它的物理特性，研究了該變換器的狀態空間平均模型和小信號分析。為了獲得高性能的開關電源，提出并分析了混雜模型設計方案，然后進行了控制器設計。并采用MATLAB/SIMULINK建立了同步Buck電路的仿真模型，并進行仿真研究。浮點仿真的運算精度與溢出問題，影響了仿真的精度。為了克服這些不足，作者采用了定點仿真方法，得到了滿意的仿真結果。論文還著重論述了開關電源的數字控制器部分，數字控制器一般由三個主要功能模塊組成：模數轉換器、數字脈寬調制器(Digital PulseWidth Modulation：DPWM)和數字補償器。文中重點研究了DPWM和數字補償器，闡述了目前高頻數字控制變換器中存在的主要問題，特別是高頻狀態下DPWM分辨率較低，影響控制精度，甚至引起極限環(Limit Cycling)現象，對DPWM分辨率的提高與系統硬件工作頻率之間的矛盾、DPWM分辨率與A/D分辨率之間的關系等問題作了全面深入的分析。論文提出了一種新的提高DPWM分辨率的方法，該方法在不提高系統硬件頻率的前提下，采用軟件使DPWM的分辨率大大提高。作者還設計了兩種數字補償器，并進行了分析比較，選擇了合適的補償算法，達到了改善系統性能的目的。 設計完成后，作者使用ISE 9.1i軟件進行了FPGA實現的前、后仿真，驗證了所提出理論及控制算法的正確性。作者完成了Buck電路的硬件制作及基于FPGA的軟件設計，采用32MHz的硬件晶振實現了11-bit的DPWM分辨率，開關頻率達到1MHz，得到了滿意的系統性能，論文最后給出了仿真和實驗結果。
上傳時間： 2013-07-23
上傳用戶：kristycreasy
