<strike id="omgec"></strike>
近些年來，F(xiàn)PGA已經(jīng)成為現(xiàn)代電子、半導(dǎo)體行業(yè)的最重要組成部分之一，針對FPGA的綜合技術(shù)的研究是電子設(shè)計自動化技術(shù)的重要研究方向。邏輯綜合是FPGA綜合的重要步驟，它包括邏輯優(yōu)化和工藝映射。本文主要研究了針對一種新型ALM(Adaptive LOGIC Model)結(jié)構(gòu)FPGA的工藝映射算法。 論文首先對已有FPGA邏輯綜合技術(shù)進(jìn)行了全面的總結(jié)，從邏輯優(yōu)化和工藝映射兩個方面分析了傳統(tǒng)算法對ALM結(jié)構(gòu)FPGA的適應(yīng)性，通過分析我們得出結(jié)論，傳統(tǒng)的邏輯優(yōu)化算法仍然能夠適用于ALM結(jié)構(gòu)FPGA的邏輯綜合，而工藝映射算法則需要進(jìn)行改進(jìn)。 在以上分析的基礎(chǔ)上，根據(jù)ALM結(jié)構(gòu)的特點(diǎn)，論文提出了一種以面積優(yōu)化為主，同時考慮延遲的針對ALM結(jié)構(gòu)FPGA的工藝映射算法——ALMmap。該算法包括幾個子算法，遞減迭代裝箱算法能夠很好的適應(yīng)ALM結(jié)構(gòu)的靈活性；通過ALM裝箱算法并加入共享輸入處理，將多個LUT裝入一個ALM結(jié)構(gòu)中；再匯聚路徑的處理有助于提高效率和減少面積；算法在已有的多級分解算法基礎(chǔ)上考慮了延遲因素，在不降低面積優(yōu)化效果的同時降低了延遲；通過全局優(yōu)化從全局范圍對面積進(jìn)行了進(jìn)一步的優(yōu)化。 最后，我們對ALMmap算法與傳統(tǒng)算法進(jìn)行了測試與比較，通過實驗數(shù)據(jù)表明，ALMmap能夠很好的發(fā)揮ALM結(jié)構(gòu)的靈活性，考慮延遲的多級分解算法能夠很好的降低延遲，與傳統(tǒng)基于K-LUT的工藝映射算法相比，具有更好的面積與延遲綜合性能。
上傳時間： 2013-06-24
上傳用戶：hechao3225
信號與信息處理是信息科學(xué)中近幾年來發(fā)展最為迅速的學(xué)科之一,隨著片上系統(tǒng)(SOC,System On Chip)時代的到來,FPGA正處于革命性數(shù)字信號處理的前沿。基于FPGA的設(shè)計可以在系統(tǒng)可再編程及在系統(tǒng)調(diào)試,具有吞吐量高,能夠更好地防止授權(quán)復(fù)制、元器件和開發(fā)成本進(jìn)一步降低、開發(fā)時間也大大縮短等優(yōu)點(diǎn)。然而,FPGA器件是基于SRAM結(jié)構(gòu)的編程工藝,掉電后編程信息立即丟失,每次加電時,配置數(shù)據(jù)都必須重新下載,并且器件支持多種配置方式,所以研究FPGA器件的配置方案在FPGA系統(tǒng)設(shè)計中具有極其重要的價值,這也給用于可編程邏輯器件編程的配置接口電路和實驗開發(fā)設(shè)備提出了更高的要求。 本論文基于IEEE1149.1標(biāo)準(zhǔn)和USB2.0技術(shù),完成了FPGA配置接口電路及實驗開發(fā)板的設(shè)計與實現(xiàn)。作者在充分理解IEEE1149.1標(biāo)準(zhǔn)和USB技術(shù)原理的基礎(chǔ)上,針對Altcra公司專用的USB數(shù)據(jù)配置電纜USB-Blaster,對其內(nèi)部工作原理及工作時序進(jìn)行測試與詳細(xì)分析,完成了基于USB配置接口的FPGA芯片開發(fā)實驗電路的完整軟硬件設(shè)計及功能時序仿真。作者最后進(jìn)行了軟硬件調(diào)試,完成測試與驗證,實現(xiàn)了對Altera系列PLD的配置功能及實驗開發(fā)板的功能。 本文討論的USB下載接口電路被驗證能在Altera的QuartusII開發(fā)環(huán)境下直接使用,無須在主機(jī)端另行設(shè)計通信軟件,其兼容性較現(xiàn)有設(shè)計有所提高。由于PLD(Programmable LOGIC Device)廠商對其知識產(chǎn)權(quán)嚴(yán)格保密,使得基于USB接口的配置電路應(yīng)用受到很大限制,同時也加大了自行對其進(jìn)行開發(fā)設(shè)計的難度。 與傳統(tǒng)的基于PC并口的下載接口電路相比,本設(shè)計的基于USB下載接口電路及FPGA實驗開發(fā)板具有更高的編程下載速率、支持熱插拔、體積小、便于攜帶、降低對PC硬件傷害,且具備其它下載接口電路不具備的SignalTapII嵌入式邏輯分析儀和調(diào)試NiosII嵌入式軟核處理器等明顯優(yōu)勢。從成本來看,本設(shè)計的USB配置接口電路及FPGA實驗開發(fā)板與其同類產(chǎn)品相比有較強(qiáng)的競爭力。
上傳時間： 2013-06-07
上傳用戶：2525775
隨著數(shù)字技術(shù)、大規(guī)模集成電路及計算機(jī)的大量普及和快速發(fā)展，邏輯分析儀(LOGIC Analyzer，簡稱LA)作為數(shù)字系統(tǒng)的數(shù)據(jù)域測試儀器中應(yīng)用最為廣泛、最有代表性的一種通用測試儀器，為解決越來越復(fù)雜的數(shù)字系統(tǒng)的檢測和故障診...
上傳時間： 2013-05-17
上傳用戶：魚魚魚yu
LOGIC2007中文教程 PADS LOGIC功能，特點(diǎn)及使用教程 本教程描述了PADS LOGIC 的各種功能和特點(diǎn)、以及使用方法。這些功 能包括： 如何在PADS LOGIC 中使用工作區(qū)(Working Area)。 如何在PADS LOGIC 的元件庫中定義目標(biāo)庫(Library)。 如何從庫中搜索有關(guān)的元件(Part)。 如何添加連線(Connection)、總線(Bus)、使用頁間連接符號 移動(Move)、拷貝(Copy)、刪除(Delete)和編輯(Edit)等操作方式(Mode)。 在設(shè)計數(shù)據(jù)編輯時使用查詢/修改(Query/Modify)命令。 如何定義設(shè)計規(guī)則(Design Rules)。 如何建立網(wǎng)表(Netlist)和SPICE 格式網(wǎng)絡(luò)表以及材料清單(BOM)報
上傳時間： 2013-04-24
上傳用戶：zhaoq123
·摘 要:PLC控制步進(jìn)電機(jī)在許多工業(yè)控制中應(yīng)用廣泛,本文介紹了PLC（Programmable LOGIC Controller）通過發(fā)送脈沖和方向信號給步進(jìn)電機(jī)的驅(qū)動器,由驅(qū)動器來控制步進(jìn)電機(jī)工作的原理。本設(shè)計采用PLC和大功率晶體管實現(xiàn)步進(jìn)電機(jī)的驅(qū)動和控制,結(jié)構(gòu)簡單,可靠性高,成本低,實用性強(qiáng),具有較高的通用性和應(yīng)用推廣價值。[著者文摘]
上傳時間： 2013-04-24
上傳用戶：comua
LOGIC Product Development
標(biāo)簽： 3517 AM 開發(fā)板原理圖
上傳時間： 2013-07-18
上傳用戶：hw1688888
關(guān)于FPGA流水線設(shè)計的論文\r\nThis work investigates the use of very deep pipelines for\r\nimplementing circuits in FPGAs, where each pipeline\r\nstage is limited to a single FPGA LOGIC element (LE). The\r\narchitecture and VHDL design of a parameterized integer\r\na
上傳時間： 2013-09-03
上傳用戶：wl9454
One of the most misunderstood constructs in the Verilog language is the nonblockingassignment. Even very experienced Verilog designers do not fully understand how nonblockingassignments are scheduled in an IEEE compliant Verilog simulator and do not understand whenand why nonblocking assignments should be used. This paper details how Verilog blocking andnonblocking assignments are scheduled, gives important coding guidelines to infer correctsynthesizable LOGIC and details coding styles to avoid Verilog simulation race conditions
上傳時間： 2013-10-17
上傳用戶：tb_6877751
The MAX17600–MAX17605 devices are high-speedMOSFET drivers capable of sinking /sourcing 4A peakcurrents. The devices have various inverting and noninvertingpart options that provide greater flexibility incontrolling the MOSFET. The devices have internal LOGICcircuitry that prevents shoot-through during output-statchanges. The LOGIC inputs are protected against voltagespikes up to +14V, regardless of VDD voltage. Propagationdelay time is minimized and matched between the dualchannels. The devices have very fast switching time,combined with short propagation delays (12ns typ),making them ideal for high-frequency circuits. Thedevices operate from a +4V to +14V single powersupply and typically consume 1mA of supply current.The MAX17600/MAX17601 have standard TTLinput LOGIC levels, while the MAX17603 /MAX17604/MAX17605 have CMOS-like high-noise margin (HNM)input LOGIC levels. The MAX17600/MAX17603 are dualinverting input drivers, the MAX17601/MAX17604 aredual noninverting input drivers, and the MAX17602 /MAX17605 devices have one noninverting and oneinverting input. These devices are provided with enablepins (ENA, ENB) for better control of driver operation.
標(biāo)簽： 17600 MAX 數(shù)據(jù)資料
上傳時間： 2013-12-20
上傳用戶：zhangxin
The MAX4968/MAX4968A are 16-channel, high-linearity,high-voltage, bidirectional SPST analog switches with18I (typ) on-resistance. The devices are ideal for use inapplications requiring high-voltage switching controlledby a low-voltage control signal, such as ultrasound imagingand printers. The MAX4968A provides integrated40kI (typ) bleed resistors on each switch terminal todischarge capacitive loads. Using HVCMOS technology,these switches combine high-voltage bilateral MOSswitches and low-power CMOS LOGIC to provide efficientcontrol of high-voltage analog signals.
標(biāo)簽： 4968 MAX 數(shù)據(jù)手冊
上傳時間： 2013-10-09
上傳用戶：yepeng139
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
