九色porny自拍视频在线播放,久久久999,欧美色图天堂

LPM-ROM

基于FPGA的FFT數(shù)字處理器的硬件實(shí)現(xiàn)

DFT(Discrete Fourier Transformation)是數(shù)字信號(hào)分析與處理如圖形、語(yǔ)音及圖像等領(lǐng)域的重要變換工具,直接計(jì)算DFT的計(jì)算量與變換區(qū)間長(zhǎng)度N的平方成正比.當(dāng)N較大時(shí),因計(jì)算量太大,直接用DFT算法進(jìn)行譜分析和喜好的實(shí)時(shí)處理是不切實(shí)際的.快速傅里葉變換(Fast Fourier Transformation,簡(jiǎn)稱FFT)使DFT運(yùn)算效率提高1~2個(gè)數(shù)量級(jí).本文的目的就是研究如何應(yīng)用FPGA這種大規(guī)模可編程邏輯器件實(shí)現(xiàn)FFT的算法.本設(shè)計(jì)主要采用先進(jìn)的基-4DIT算法研制一個(gè)具有實(shí)用價(jià)值的FFT實(shí)時(shí)硬件處理器.在FFT實(shí)時(shí)硬件處理器的設(shè)計(jì)實(shí)現(xiàn)過(guò)程中,利用遞歸結(jié)構(gòu)以及成組浮點(diǎn)制運(yùn)算方式,解決了蝶形計(jì)算、數(shù)據(jù)傳輸和存儲(chǔ)操作協(xié)調(diào)一致問(wèn)題.合理地解決了位增長(zhǎng)問(wèn)題.同時(shí),采用并行高密度乘法器和流水線(pipeline)工作方式,并將雙端口RAM、只讀ROM全部?jī)?nèi)置在FPGA芯片內(nèi)部,使整個(gè)系統(tǒng)的數(shù)據(jù)交換和處理速度得以很大提高,實(shí)際合理地解決了資源和速度之間相互制約的問(wèn)題.本設(shè)計(jì)采用Verilog HDL硬件描述語(yǔ)言進(jìn)行設(shè)計(jì),由于在設(shè)計(jì)中采用Xilinx公司提供的稱為Core的IP功能塊極大地提高了設(shè)計(jì)效率.

標(biāo)簽： FPGA FFT 數(shù)字處理器硬件實(shí)現(xiàn)

上傳時(shí)間： 2013-06-20

上傳用戶：小碼農(nóng)lz
高吞吐量LDPC碼編碼構(gòu)造及其FPGA實(shí)現(xiàn)

低密度校驗(yàn)碼（LDPC，Low Density Parity Check Code）是一種性能接近香農(nóng)極限的信道編碼，已被廣泛地采用到各種無(wú)線通信領(lǐng)域標(biāo)準(zhǔn)中，包括我國(guó)的數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)、歐洲第二代衛(wèi)星數(shù)字視頻廣播標(biāo)準(zhǔn)（DVB-S2，Digital Video Broadcasting-Satellite 2）、IEEE 802.11n、IEEE 802.16e等。它是3G乃至將來(lái)4G通信系統(tǒng)中的核心技術(shù)之一。當(dāng)今LDPC碼構(gòu)造的主流方向有兩個(gè)，分別是結(jié)合準(zhǔn)循環(huán)（QC，Quasi Cyclic）移位結(jié)構(gòu)的單次擴(kuò)展構(gòu)造和類似重復(fù)累積（RA，Repeat Accumulate）碼構(gòu)造。相應(yīng)地，主要的LDPC碼編碼算法有基于生成矩陣的算法和基于迭代譯碼的算法。基于生成矩陣的編碼算法吞吐量高，但是需要較多的寄存器和ROM資源；基于迭代譯碼的編碼算法實(shí)現(xiàn)簡(jiǎn)單，但是吞吐量不高，且不容易構(gòu)造高性能的好碼。本文在研究了上述幾種碼構(gòu)造和編碼算法之后，結(jié)合編譯碼器綜合實(shí)現(xiàn)的復(fù)雜度考慮，提出了一種切實(shí)可行的基于二次擴(kuò)展（Dex，Duplex Expansion）的QC-LDPC碼構(gòu)造方法，以實(shí)現(xiàn)高吞吐量的LDPC碼收發(fā)端；并且充分利用該類碼校驗(yàn)矩陣準(zhǔn)循環(huán)移位結(jié)構(gòu)的特點(diǎn)，結(jié)合RU算法，提出了一種新編碼器的設(shè)計(jì)方案。基于二次擴(kuò)展的QC-LDPC碼構(gòu)造方法，是通過(guò)對(duì)母矩陣先后進(jìn)行亂序擴(kuò)展（Pex，Permutation Expansion）和循環(huán)移位擴(kuò)展（CSEx，Cyclic Shift Expansion）實(shí)現(xiàn)的。在此基礎(chǔ)上，為了實(shí)現(xiàn)可變碼長(zhǎng)、可變碼率，一般編譯碼器需同時(shí)支持多個(gè)亂序擴(kuò)展和循環(huán)移位擴(kuò)展的擴(kuò)展因子。本文所述二次擴(kuò)展構(gòu)造方法的特點(diǎn)在于，固定循環(huán)移位擴(kuò)展的擴(kuò)展因子大小不變，支持多個(gè)亂序擴(kuò)展的擴(kuò)展因子，使得譯碼器結(jié)構(gòu)得以精簡(jiǎn)；構(gòu)造得到的碼字具有近似規(guī)則碼的結(jié)構(gòu)，便于硬件實(shí)現(xiàn)；（偽）隨機(jī)生成的循環(huán)移位系數(shù)能夠提高碼字的誤碼性能，是對(duì)硬件實(shí)現(xiàn)和誤碼性能的一種折中。新編碼器在很大程度上考慮了資源的復(fù)用，使得實(shí)現(xiàn)復(fù)雜度近似與碼長(zhǎng)成正比。考慮到吞吐量的要求，新編碼器結(jié)構(gòu)完全拋棄了RU算法中串行的前向替換（FS，F(xiàn)orward Substitution）模塊，同時(shí)簡(jiǎn)化了流水線結(jié)構(gòu)，由原先RU算法的6級(jí)降低為4級(jí)；為了縮短編碼延時(shí)，設(shè)計(jì)時(shí)安排每一級(jí)流水線計(jì)算所需的時(shí)鐘數(shù)大致相同。這種碼字構(gòu)造和編碼聯(lián)合設(shè)計(jì)方案具有以下優(yōu)勢(shì)：相比RU算法，新方案對(duì)可變碼長(zhǎng)、可變碼率的支持更靈活，吞吐量也更大；相比基于生成矩陣的編碼算法，新方案節(jié)省了50％以上的寄存器和ROM資源，單位資源下的吞吐量更大；相比類似重復(fù)累積碼結(jié)構(gòu)的基于迭代譯碼的編碼算法，新方案使高性能LDPC碼的構(gòu)造更為方便。以上結(jié)果都在Xilinx Virtex II pro 70 FPGA上得到驗(yàn)證。通過(guò)在實(shí)驗(yàn)板上實(shí)測(cè)表明，上述基于二次擴(kuò)展的QC-LDPC碼構(gòu)造和相應(yīng)的編碼方案能夠?qū)崿F(xiàn)高吞吐量LDPC碼收發(fā)端，在實(shí)際應(yīng)用中具有很高的價(jià)值。目前，LDPC碼正向著非規(guī)則、自適應(yīng)、信源信道及調(diào)制聯(lián)合編碼方向發(fā)展。跨層聯(lián)合編碼的構(gòu)造方法，及其對(duì)應(yīng)的編碼算法，也必將成為信道編碼理論未來(lái)的研究重點(diǎn)。

標(biāo)簽： LDPC FPGA 吞吐量編碼

上傳時(shí)間： 2013-07-26

上傳用戶：qoovoop
基于FPGA的DDS的研究設(shè)計(jì)與實(shí)現(xiàn)

頻率合成技術(shù)廣泛應(yīng)用于通信、航空航天、儀器儀表等領(lǐng)域。目前，常用的頻率合成技術(shù)有直接式頻率合成、鎖相頻率合成和直接數(shù)字頻率合成(DDS)。DDS系統(tǒng)可以很方便地獲得頻率分辨率很精細(xì)且相位連續(xù)的信號(hào)，也可以通過(guò)改變相位字改變信號(hào)的相位，因此也廣泛用于數(shù)字通信領(lǐng)域。本論文是利用FPGA完成一個(gè)DDS系統(tǒng)。DDS是把一系列數(shù)字量形式的信號(hào)通過(guò)D/A轉(zhuǎn)換形成模擬量形式的信號(hào)的合成技術(shù)。主要是利用高速存儲(chǔ)器作查尋表，然后通過(guò)高速D/A轉(zhuǎn)換器產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其他任意波形)。一個(gè)典型的DDS系統(tǒng)應(yīng)包括：相位累加器，可在時(shí)鐘的控制下完成相位的累加(一般由ROM實(shí)現(xiàn))；DA轉(zhuǎn)換電路，將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號(hào)。本文根據(jù)設(shè)計(jì)指標(biāo)，進(jìn)行了DDS系統(tǒng)分析和設(shè)計(jì)，包括DDS系統(tǒng)框圖的設(shè)計(jì)，相位控制字和頻率控字的設(shè)計(jì)，以及軟件和硬件設(shè)計(jì)，重點(diǎn)在于利用FPGA改進(jìn)設(shè)計(jì)，包括控制系統(tǒng)(頻率控制器和初始相位控制器)，尋址系統(tǒng)(相位累加器和數(shù)據(jù)存儲(chǔ)器)，以及轉(zhuǎn)換系統(tǒng)(D/A轉(zhuǎn)換器和濾波器)的設(shè)計(jì)。介紹了利用現(xiàn)場(chǎng)可編程邏輯門陣列(FPGA)實(shí)現(xiàn)數(shù)控振蕩器(DNO，即DDS)的原理、電路結(jié)構(gòu)，重點(diǎn)介紹了DDS技術(shù)在FPGA中的實(shí)現(xiàn)方法，給出了采用ALTERA公司的FIEX1OK系列FPGA芯片EPF10K20TC144-4芯片進(jìn)行直接數(shù)字頻率合成的VHDL源程序。

標(biāo)簽： FPGA DDS

上傳時(shí)間： 2013-04-24

上傳用戶：huangzchytems
基于FPGA的DDS信號(hào)源的設(shè)計(jì)

頻率合成技術(shù)廣泛應(yīng)用于通信、航空航天、儀器儀表等領(lǐng)域，目前，常用的頻率合成技術(shù)有直接頻率合成、鎖相頻率合成和直接數(shù)字頻率合成(DDS)等。其中DDS是一種新的頻率合成方法，是頻率合成的一次革命。全數(shù)字化的DDS技術(shù)由于具有頻率分辨率高、頻率切換速度快、相位噪聲低和頻率穩(wěn)定度高等優(yōu)點(diǎn)而成為現(xiàn)代頻率合成技術(shù)中的佼佼者。隨著數(shù)字集成電路、微電子技術(shù)和EDA技術(shù)的深入研究，DDS技術(shù)得到了飛速的發(fā)展。 DDS是把一系列數(shù)字量化形式的信號(hào)通過(guò)D/A轉(zhuǎn)換形成模擬量形式的信號(hào)的合成技術(shù)。主要是利用高速存儲(chǔ)器作查尋表，然后通過(guò)高速D/A轉(zhuǎn)換產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其它任意波形)。一個(gè)典型的DDS系統(tǒng)應(yīng)包括以下三個(gè)部分：相位累加器可以時(shí)鐘的控制下完成相位的累加；相位一幅度碼轉(zhuǎn)換電路一般由ROM實(shí)現(xiàn)；D/A轉(zhuǎn)換電路，將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號(hào)。現(xiàn)場(chǎng)可編程門陣列(FPGA)設(shè)計(jì)靈活、速度快，在數(shù)字專用集成電路的設(shè)計(jì)中得到了廣泛的應(yīng)用。本論文主要討論了如何利用FPGA來(lái)實(shí)現(xiàn)一個(gè)DDS系統(tǒng)，該DDS系統(tǒng)的硬件結(jié)構(gòu)是以FPGA為核心實(shí)現(xiàn)的，使用Altera公司的Cyclone系列FPGA。文章首先介紹了頻率合成器的發(fā)展，闡述了基于FPGA實(shí)現(xiàn)DDS技術(shù)的意義；然后介紹了DDS的基本理論；接著介紹了FPGA的基礎(chǔ)知識(shí)如結(jié)構(gòu)特點(diǎn)、開(kāi)發(fā)流程、使用工具等；隨后介紹了利用FPGA實(shí)現(xiàn)直接數(shù)字頻率合成(DDS)的原理、電路結(jié)構(gòu)、優(yōu)化方法等。重點(diǎn)介紹DDS技術(shù)在FPGA中的實(shí)現(xiàn)方法，給出了部分VHDL源程序。采用該方法設(shè)計(jì)的DDS系統(tǒng)可以很容易地嵌入到其他系統(tǒng)中而不用外接專用DDS芯片，具有高性能、高性價(jià)比，電路結(jié)構(gòu)簡(jiǎn)單等特點(diǎn)；接著對(duì)輸出信號(hào)頻譜進(jìn)行了分析，特別是對(duì)信號(hào)的相位截?cái)嗾`差和幅度量化誤差進(jìn)行了詳細(xì)的討論，由此得出了改善系統(tǒng)性能的幾種方法；最后給出硬件實(shí)物照片和測(cè)試結(jié)果，并對(duì)此作了一定的分析。

標(biāo)簽： FPGA DDS 信號(hào)源

上傳時(shí)間： 2013-04-24

上傳用戶：yx007699
步進(jìn)電機(jī)控制驅(qū)動(dòng)系統(tǒng)的設(shè)計(jì)

LAMOST(Large Sky Area Multi-Obiect Fiber Spectroscopy Telescope，大天區(qū)面積多目標(biāo)光纖光譜天文望遠(yuǎn)鏡)需要對(duì)焦而上的4 000個(gè)光纖定位單元進(jìn)行精確定位，一個(gè)光纖定位單元需要兩個(gè)步進(jìn)電機(jī)來(lái)驅(qū)動(dòng)，即需要對(duì)8 000個(gè)電機(jī)進(jìn)行驅(qū)動(dòng)控制。如何對(duì)這8 000個(gè)電機(jī)進(jìn)行有效的控制，是本文主要的研究?jī)?nèi)容。本義引入EDA(Electronic Design Automation)，技術(shù)，以FPGA和CAN總線為硬件載體來(lái)進(jìn)行設(shè)計(jì)。FPGA相比較于DSP，單片機(jī)而言，具有10管腳多，資源豐富，使用靈活等優(yōu)點(diǎn)，可以存片內(nèi)集成多個(gè)電機(jī)的摔制，這樣對(duì)于提高系統(tǒng)的集成度，節(jié)約成本無(wú)疑有著很大的幫助。在電機(jī)的控制當(dāng)中，其失步和過(guò)沖會(huì)直接影響到系統(tǒng)的精度，所以需要對(duì)電機(jī)脈沖頻率加以控制，對(duì)于在平穩(wěn)狀態(tài)下能正常工作的電機(jī)，失步往往發(fā)生在啟動(dòng)停止等脈沖頻率突然發(fā)生改變的時(shí)刻。具體實(shí)現(xiàn)方法是通過(guò)實(shí)驗(yàn)找出一條理想的加減速曲線，再將曲線離散化，并把離散化后的加減速分頻系數(shù)存儲(chǔ)在FPGA片內(nèi)ROM里而，當(dāng)電機(jī)運(yùn)行到對(duì)應(yīng)的步數(shù)時(shí)，取出分頻系數(shù)來(lái)獲取對(duì)應(yīng)的運(yùn)行頻率。在LAMOST觀測(cè)中，光纖定位單元的零位是個(gè)很重要的基準(zhǔn)，在每次觀測(cè)之前，電機(jī)都要回零，理論上電氣零位和機(jī)械零位在同一點(diǎn)上，如果電氣檢測(cè)到達(dá)零位則認(rèn)為已經(jīng)到達(dá)機(jī)械零位位置。但是實(shí)際中由于裝配等一些原因，可能會(huì)出現(xiàn)零位短路和零位斷路的情況。零位斷路是指電機(jī)處于機(jī)械零位，但是電氣不能檢測(cè)到；零位短路是指電機(jī)不在機(jī)械零位，但是電氣已經(jīng)檢測(cè)到處于零位。這兩種情況會(huì)造成越界和機(jī)械零位一直被擠壓的后果，有可能會(huì)損壞光纖定位單元，為了防止這些情況出現(xiàn)，軟件程序中加入了計(jì)數(shù)器，從而從有效地保護(hù)了光纖定位單元，同時(shí)將這些狀況向上反饋，以便維護(hù)和檢修。在本文完成之時(shí)，能夠控制驅(qū)動(dòng)336個(gè)光纖定位單元的小系統(tǒng)已經(jīng)在北京天文臺(tái)興隆觀測(cè)站實(shí)際投入運(yùn)行，并于2007年5月28日獲得首條光譜，取得了不錯(cuò)的效果。

標(biāo)簽： 步進(jìn)電機(jī)控制驅(qū)動(dòng)系統(tǒng)

上傳時(shí)間： 2013-04-24

上傳用戶：afeiafei309
80c51芯片中文資料

80C51 8-bit microcontroller family 4K/128 OTP/ROM/ROMless low voltage 2.7V.5.5V, low power, high speed 33 MHz

標(biāo)簽： 80c51 芯片

上傳時(shí)間： 2013-04-24

上傳用戶：qweqweqwe
高清視頻編解碼系統(tǒng)控制模塊設(shè)計(jì)

在航空航天，遙感測(cè)量，安全防衛(wèi)以及家用影視娛樂(lè)等領(lǐng)域，要求能及時(shí)保存高清晰度的視頻信號(hào)供后期分析、處理、研究和欣賞。因此，研究一套處理速度快，性能可靠，使用方便，符合行業(yè)相關(guān)規(guī)范的高清視頻編解碼系統(tǒng)是十分必要的。本文首先介紹了高清視頻的發(fā)展歷史。并就當(dāng)前相關(guān)領(lǐng)域的發(fā)展闡述了高清視頻編解碼系統(tǒng)的設(shè)計(jì)思路，提出了可行的系統(tǒng)設(shè)計(jì)方案。基于H.264的高清視頻編碼系統(tǒng)對(duì)處理器的要求非常高，一般的DSP和通用處理器難以達(dá)到性能要求。本系統(tǒng)選擇富士通公司最新的專用視頻編解碼芯片MB86H51，實(shí)時(shí)編解碼分辨率達(dá)到1080p的高清視頻。芯片具有壓縮率高，功耗低，體積小等優(yōu)點(diǎn)。系統(tǒng)的控制設(shè)備由三塊FPGA芯片和ARM控制器共同完成。FPGA芯片分別負(fù)責(zé)視頻輸入輸出，碼流輸入輸出和主編解碼芯片的控制。ARM作為上層人機(jī)交互的控制器，向系統(tǒng)使用者提供操作界面，并與主控FPGA相連。方案實(shí)現(xiàn)了高清視頻的輸入，實(shí)時(shí)編碼和碼流存儲(chǔ)輸出等功能于一體，能夠編碼1080p的高清視頻并存儲(chǔ)在硬盤(pán)中。系統(tǒng)開(kāi)發(fā)的工作難點(diǎn)在于FPGA的程序設(shè)計(jì)與調(diào)試工作。其次，詳細(xì)介紹了FPGA在系統(tǒng)中的功能實(shí)現(xiàn)，使用的方法和程序設(shè)計(jì)。使用VHDL語(yǔ)言編程實(shí)現(xiàn)I2C總線接口和接口控制功能，利用stratix系列FPGA內(nèi)置的M4K快速存儲(chǔ)單元實(shí)現(xiàn)128K的命令存儲(chǔ)ROM，并對(duì)設(shè)計(jì)元件模塊化，方便今后的功能擴(kuò)展。編程實(shí)現(xiàn)了PIO模式的硬盤(pán)讀寫(xiě)和SDRAM接口控制功能，實(shí)現(xiàn)高速的數(shù)據(jù)存儲(chǔ)功能。利用時(shí)序狀態(tài)機(jī)編程實(shí)現(xiàn)主芯片編解碼控制功能，完成編解碼命令的發(fā)送和狀態(tài)讀取，并對(duì)設(shè)計(jì)思路，調(diào)試結(jié)果和FPGA資源使用情況進(jìn)行分析。著重介紹設(shè)計(jì)中用到的最新芯片及其工作方式，分析設(shè)計(jì)過(guò)程中使用的最新技術(shù)和方法。有很強(qiáng)的實(shí)用價(jià)值。最后，論文對(duì)系統(tǒng)就不同的使用情況提出了可供改進(jìn)的方案，并對(duì)與高清視頻相關(guān)的關(guān)鍵技術(shù)作了分析和展望。

標(biāo)簽： 高清視頻編解碼系統(tǒng)控制模塊設(shè)計(jì)

上傳時(shí)間： 2013-07-26

上傳用戶：shanml
用FPGA實(shí)現(xiàn)8051內(nèi)核及外設(shè)I2C接口

8051處理器自誕生起近30年來(lái)，一直都是嵌入式應(yīng)用的主流處理器，不同規(guī)模的805l處理器涵蓋了從低成本到高性能、從低密度到高密度的產(chǎn)品。該處理器極具靈活性，可讓開(kāi)發(fā)者自行定義部分指令，量身訂制所需的功能模塊和外設(shè)接口，而且有標(biāo)準(zhǔn)版和經(jīng)濟(jì)版等多種版本可供選擇，可讓設(shè)計(jì)人員各取所需，實(shí)現(xiàn)更高性價(jià)比的結(jié)構(gòu)。如此多的優(yōu)越性使得8051處理器牢固地占據(jù)著龐大的應(yīng)用市場(chǎng)，因此研究和發(fā)展8051及與其兼容的接口具有極大的應(yīng)用前景。在眾多8051的外設(shè)接口中，I2C總線接口扮演著重要的角色。通用的12C接口器件，如帶12C總線的RAM，ROM，AD／DA，LCD驅(qū)動(dòng)器等，越來(lái)越多地應(yīng)用于計(jì)算機(jī)及自動(dòng)控制系統(tǒng)中。因此，本論文的根本目的就是針對(duì)如何在8051內(nèi)核上擴(kuò)展I2C外設(shè)接口進(jìn)行較深入的研究。本課題項(xiàng)目采用可編程技術(shù)來(lái)開(kāi)發(fā)805l核以及12C接口。由于8051內(nèi)核指令集相容，我們能借助在現(xiàn)有架構(gòu)方面的經(jīng)驗(yàn)，發(fā)揮現(xiàn)有的大量代碼和工具的優(yōu)勢(shì)，較快地完成設(shè)計(jì)。在8051核模塊里，我們主要實(shí)現(xiàn)中央處理器、程序存儲(chǔ)器、數(shù)據(jù)存儲(chǔ)器、定時(shí)／計(jì)數(shù)器、并行接口、串行接口和中斷系統(tǒng)等七大單元及數(shù)據(jù)總線、地址總線和控制總線等三大總線，這些都是標(biāo)準(zhǔn)8051核所具有的模塊。在其之上我們?cè)偾度?2C的串行通信模塊，采用自下而上的方法，逐次實(shí)現(xiàn)一位的收發(fā)、一個(gè)字節(jié)的收發(fā)、一個(gè)命令的收發(fā)，直至實(shí)現(xiàn)I2C的整個(gè)通信協(xié)議。 8051核及I2C總線的研究通過(guò)可編程邏輯器件和一塊外圍I2C從設(shè)備TMPl01來(lái)驗(yàn)證。本課題的最終目的是可編程邏輯器件實(shí)現(xiàn)的8051核成功并高效地控制擴(kuò)展的12C接口與從設(shè)備TMPl01通信。用EP2C35F672C6芯片開(kāi)發(fā)的12C接口，數(shù)據(jù)的傳輸速率由該芯片嵌入8051微處理的時(shí)鐘頻率決定。經(jīng)測(cè)試其傳輸速率可達(dá)普通速率和快速速率。目前集成了該12C接口的8051核已經(jīng)在工作中投入使用，主要用于POS設(shè)備的用戶數(shù)據(jù)加密及對(duì)設(shè)備溫度的實(shí)時(shí)控制。雖然該設(shè)備尚未大批量投產(chǎn)，但它已成功通過(guò)PCI(PaymentCardIndustry)協(xié)會(huì)認(rèn)證。

標(biāo)簽： FPGA 8051 I2C 內(nèi)核

上傳時(shí)間： 2013-06-18

上傳用戶：731140412
高精度地震勘探數(shù)據(jù)采集系統(tǒng)

本文分析了當(dāng)代高精度地震勘探數(shù)據(jù)采集系統(tǒng)的發(fā)展現(xiàn)狀，研究了數(shù)據(jù)采集的A/D方法及理論、現(xiàn)場(chǎng)可編程門陣列(Field Programmable GateArray，F(xiàn)PGA)技術(shù)的發(fā)展及原理，串口通信的原理及實(shí)現(xiàn)。在此基礎(chǔ)上，探討了采用FPGA控制24位△∑模數(shù)轉(zhuǎn)換器來(lái)實(shí)現(xiàn)高精度地震勘探數(shù)據(jù)采集系統(tǒng)的實(shí)現(xiàn)思路，對(duì)探測(cè)傳感器或檢波器后端數(shù)據(jù)采集系統(tǒng)的信號(hào)A/D轉(zhuǎn)換、FPGA與外部接口設(shè)計(jì)、串口數(shù)據(jù)通信做了詳細(xì)的研究，尤其是在用FPGA來(lái)完成與外部ADC的接口控制上做了深入的開(kāi)發(fā)和設(shè)計(jì)，整個(gè)接口控制模塊采用VHDL語(yǔ)言編寫(xiě)，并同時(shí)將ROM、FIFO等數(shù)字邏輯模塊一起集成到一片F(xiàn)PGA芯片當(dāng)中，并在Quartus Ⅱ6.0的開(kāi)發(fā)平臺(tái)上通過(guò)了軟件仿真，時(shí)序仿真結(jié)果達(dá)到了系統(tǒng)要求。

標(biāo)簽： 高精度地震勘探數(shù)據(jù)采集系統(tǒng)

上傳時(shí)間： 2013-05-21

上傳用戶：yuele0123
realview22.rar

RealView Developer Suite工具是ARM公司是推出的新一代ARM集成開(kāi)發(fā)工具。支持所有ARM 系列核，并與眾多第三方實(shí)時(shí)操作系統(tǒng)及工具商合作簡(jiǎn)化開(kāi)發(fā)流程。開(kāi)發(fā)工具包含以下組件： ? 完全優(yōu)化的ISO C/C++編譯器 ? C++ 標(biāo)準(zhǔn)模板庫(kù) ? 強(qiáng)大的宏編譯器 ? 支持代碼和數(shù)據(jù)復(fù)雜存儲(chǔ)器布局的連接器 ? 可選 GUI調(diào)試器 ? 基于命令行的符號(hào)調(diào)試器(armsd) ? 指令集仿真器 ? 生成無(wú)格式二進(jìn)制工具、Intel 32位和Motorola 32位ROM映像代碼

標(biāo)簽： realview 22

上傳時(shí)間： 2013-08-02

上傳用戶：夢(mèng)不覺(jué)、

<tfoot id="qjrgg"><source id="qjrgg"></source></tfoot>