隨著集成電路的設計規模越來越大,FPGA為了滿足這種設計需求,其規模也越做越大,傳統平面結構的FPGA無法滿足實際設計需求。首先是硬件設計上的很難控制,其次就是計算機軟件面臨很大挑戰,所有復雜問題全部集中到布局布線(P&R)這一步,而實際軟件處理過程中,P&R所占的時間比例是相當大的。為了緩解這種軟件和硬件的設計壓力,多層次化結構的FPGA得以采用。所謂層次化就是可配置邏輯單元內部包含多個邏輯單元(相對于傳統的單一邏輯單元),并且內部的邏輯單元之間共享連線資源,這種結構有利于減少芯片面積和提高布通率。與此同時,FPGA的EDA設計流程也多了一步,那就是在工藝映射和布局之間增加了基本邏輯單元的裝箱步驟,該步驟既可以認為是工藝映射的后處理,也可認為是布局和布線模塊的預處理,這一步不僅需要考慮打包,還要考慮布線資源的問題。裝箱作為連接軟件前端和后端之間的橋梁,該步驟對FPGA的性能影響是相當大的。 本文通過研究和分析影響芯片步通率的各種因素,提出新的FPGA裝箱算法,可以同時減少裝箱后可配置邏輯單元(CLB)外部的線網數和外部使用的引腳數,從而達到減少布線所需的通道數。該算法和以前的算法相比較,無論從面積,還是通道數方面都有一定的改進。算法的時間復雜度仍然是線性的。與此同時本文還對FPGA的可配置邏輯單元內部連線資源做了分析,如何設計可配置邏輯單元內部的連線資源來達到即減少面積又保證芯片的步通率,同時還可以提高運行速度。 另外,本文還提出將電路分解成為多塊,分別下載到各個芯片的解決方案。以解決FPGA由于容量限制,而無法實現某些特定電路原型驗證。該算法綜合考慮影響多塊芯片性能的各個因數,采用較好的目標函數來達到較優結果。
上傳時間: 2013-04-24
上傳用戶:zhaoq123
數字濾波器是現代數字信號處理系統的重要組成部分之一。ⅡR數字濾波器又是其中非常重要的一類慮波器,因其可以較低的階次獲得較高的頻率選擇特性而得到廣泛應用。 本文研究了ⅡR數字濾波器的常用設計方法,在分析各種ⅡR實現結構的基礎上,利用MATLAB針對并聯型結構的ⅡR數字濾波器做了多方面的仿真,從理論分析和仿真情況確定了所要設計的ⅡR數字濾波器的實現結構以及中間數據精度。然后基于FPGA的結構特點,研究了ⅡR數字濾波器的FPGA設計與實現,提出應用流水線技術和并行處理技術相結合的方式來提高ⅡR數字濾波器處理速度的方法,同時又從ⅡR數字濾波器的結構特性出發,提出利用ⅡR數字濾波器的分解技術來改善ⅡR濾波器的設計。在ⅡR實現方面,本文采用Verilog HDL語言編寫了相應的硬件實現程序,將內置SignalTap Ⅱ邏輯分析器的ⅡR設計下載到FPGA芯片,并利用Altera公司的SignalTap Ⅱ邏輯分析儀進行了定性測試,同時利用HP頻譜儀進行定性與定量的觀測,仿真與實驗測試結果表明設計方法正確有效。
上傳時間: 2013-04-24
上傳用戶:lmq0059
密集型的矩陣運算在信號處理和圖像處理中被廣泛應用,而且往往需要系統進行實時運算,這就需要系統具有很高的吞吐率。因此尋找矩陣運算的高速實現方法是很有意義的。FPGA的運算速度快并且可以并行運算,和其它矩陣運算的實現方式相比,FPGA有其獨特的優勢。本文主要設計并實現了基于FPGA的各種矩陣運算模塊。 本文首先介紹了矩陣運算的特點和原理,接著討論了FPGA浮點運算單元的VHDL設計方法,在此基礎上,設計了矩陣相乘累加、三角矩陣求逆和一般矩陣分解求逆的運算模塊,給出矩陣階數擴大時各種矩陣運算的分塊實現方法。然后在ModelSim環境下仿真了一般矩陣的求逆模塊,與Maflab仿真結果比較,分析了運算精度、時間復雜度和資源占用情況,在Virtex-4系列FPGA硬件平臺上進行了調試和測試,并通過USB接口將矩陣運算結果送入PC機,驗證了基于FPGA矩陣運算的正確性和可行性。最后對矩陣求逆模塊在雷達信號中的應用作了簡單介紹。
上傳時間: 2013-07-20
上傳用戶:561596
華為項目管理工具與模板運用 2011年3月10-12日 深圳 2011年3月17-19日 上海 2011年3月24-26日 北京 【主辦單位】(www.peixun168.com) 【收費標準】3800元/ 人(包括資料費、午餐及上下午茶點等) 【課程時間】3天(6小時/天) 【培訓對象】企事業單位執行層,包括項目總監、部門經理、高級項目經理、項目團隊成員等。 【報名電話】021-51872644 林先生 【報名郵箱】646206694@qq.com 【溫馨提示】本課程可為企業提供上門內訓服務,歡迎來電咨詢! 課程背景 本次培訓是為了使項目經理和項目組成員掌握現代項目管理知識在項目中的應用。了解項目管理,掌握相關的項目管理工具在項目中怎么運用?如何制定項目目標?如何進行工作分解?如何制定項目管理計劃?如何制定項目控制計劃?如何制定項目責任矩陣?如何制定項目管理溝通計劃?如何制定項目風險管理計劃?等等。 作為項目管理實戰系列培訓,在培訓期間每個小組選擇一個項目進行實操,從項目如何啟動、如何做項目計劃、如何做項目實施,如何做項目控制,如何對項目進行收尾,進行全面實戰的演練。老師指導項目完成,并對項目中出現的問題進行實時指導。 我們強調課堂中互動式的交流,同時我們將提供一些練習,并要求參與者進行案例分析、情景演練。我們也會將項目管理中常見的一些問題提出來與大家一起討論。
上傳時間: 2013-06-10
上傳用戶:1417818867
目前,數字信號處理廣泛應用于通信、雷達、聲納、語音與圖像處理等領域,信號處理算法理論己趨于成熟,但其具體硬件實現方法卻值得探討。FPGA是近年來廣泛應用的超大規模、超高速的可編程邏輯器件,由于其具有高集成度、高速、可編程等優點,大大推動了數字系統設計的單片化、自動化,縮短了單片數字系統的設計周期、提高了設計的靈活性和可靠性,在超高速信號處理和實時測控方面有非常廣泛的應用。本文對FPGA的數據采集與處理技術進行研究,基于FPGA在數據采樣控制和信號處理方面的高性能和單片系統發展的新熱點,把FPGA作為整個數據采集與處理系統的控制核心。主要研究內容如下: FPGA的單片系統研究。針對數據采集與處理,對FPGA進行選型,設計了基于FPGA的單片系統的結構。把整個控制系統分為三個部分:多通道采樣控制模塊,數據處理模塊,存儲控制模塊。 多通道采樣控制模塊的設計。利用4片AD7506和一片AD7862對64路模擬量進行周期采樣,分別設計了通道選擇控制模塊和A/D轉換控制模塊,并進行了仿真,完成了基于FPGA的多通道采樣控制。 數據處理模塊的設計。FFT算法在數字信號處理中占有重要的地位,因此本文研究了FFT的硬件實現結構,提出了用FPGA實現FFT的一種設計思想,給出了總體實現框圖。分別設計了旋轉因子復數乘法器,碟形運算單元,存儲器,控制器,并分別進行了仿真。重點設計實現了FFT算法中的蝶形處理單元,采用了一種高效乘法器算法設計實現了蝶形處理單元中的旋轉因子乘法器,從而提高了蝶形處理器的運算速度,降低了運算復雜度。理論分析和仿真結果表明,狀態機控制器成功地對各個模塊進行了有序、協調的控制。 存儲控制模塊的設計。利用閃存芯片K9K1G08UOA對采集處理后的數據進行存儲,設計了FPGA與閃存的硬件連接,設計了存儲控制模塊。 本文對FFT算法的硬件實現進行了研究,結合單片系統的特點,把整個系統分為多通道采樣控制模塊,數據處理模塊,存儲控制模塊進行設計和仿真。設計采用VHDL編寫程序的源代碼。仿真測試結果表明,此FPGA單片系統可完成對實時信號的高速采集與處理。
上傳時間: 2013-07-06
上傳用戶:eclipse
內部存儲器負責計算機系統內部數據的中轉、存儲與讀取,作為計算機系統中必不可少的三大件之一,它對計算機系統性能至關重要。內存可以說是CPU處理數據的“大倉庫”,所有經過CPU處理的指令和數據都要經過內存傳遞到電腦其他配件上,因此內存性能的好壞,直接影響到系統的穩定性和運行性能。在當今的電子系統設計中,內存被使用得越來越多,并且對內存的要求越來越高。既要求內存讀寫速度盡可能的快、容量盡可能的大,同時由于競爭的加劇以及利潤率的下降,人們希望在保持、甚至提高系統性能的同時也能降低內存產品的成本。面對這種趨勢,設計和實現大容量高速讀寫的內存顯得尤為重要。因此,近年來內存產品正經歷著從小容量到大容量、從低速到高速的不斷變化,從技術上也就有了從DRAM到SDRAM,再到DDR SDRAM及DDR2 SDRAM等的不斷演進。和普通SDRAM的接口設計相比,DDR2 SDRAM存儲器在獲得大容量和高速率的同時,對存儲器的接口設計也提出了更高的要求,其接口設計復雜度也大幅增加。一方面,由于I/O塊中的資源是有限的,數據多路分解和時鐘轉換邏輯必須在FPGA核心邏輯中實現,設計者可能不得不對接口邏輯進行手工布線以確保臨界時序。而另一方面,不得不處理好與DDR2接口有關的時序問題(包括溫度和電壓補償)。要正確的實現DDR2接口需要非常細致的工作,并在提供設計靈活性的同時確保系統性能和可靠性。 本文對通過Xilinx的Spartan3 FPGA實現DDR2內存接口的設計與實現進行了詳細闡述。通過Xilinx FPGA提供了I/O模塊和邏輯資源,從而使接口設計變得更簡單、更可靠。本設計中對I/O模塊及其他邏輯在RTL代碼中進行了配置、嚴整、執行,并正確連接到FPGA上,經過仔細仿真,然后在硬件中驗證,以確保存儲器接口系統的可靠性。
上傳時間: 2013-06-08
上傳用戶:fairy0212
隨著數字電子技術的發展,數字信號處理的理論和技術廣泛的應用于通訊、語音處理、計算機和多媒體等領域。快速傅立葉變換(FFT)使離散傅立葉變換的運算時間縮短了幾個數量級,在數字信號處理領域被廣泛應用。FFT已經成為現代信號處理的重要手段之一。 現場可編程門陣列(FPGA)是近年來迅速發展起來的新型可編程器件。隨著它的不斷應用和發展,也使電子設計的規模和集成度不斷提高。同時基于FPGA實現FFT的設計方法和思想被提出。本次設計的目的是快速傅立葉變換(FFT)的FPGA實現。 此文在分析了快速傅立葉算法的基礎上,提出了一種頻率抽取基4 FFT的FPGA設計方案,針對現有FFT的FPGA實現過程中蝶形運算需要頻繁乘以多個旋轉因子提出了改進方法,減少了旋轉因子的乘法次數和存儲空間,加快了蝶形運算的速度,設計的地址映射方法,無需運算即可得到所需數據的存放地址,并結合采用乒乓結構和流水線方式,來提高快速傅立葉變換(FFT)FPGA實現的速度。描述了一片FPGA芯片內完成了整個FFT處理器的電路設計,經過模塊時序仿真和數據的驗證及測試,達到工作在50MHz時鐘頻率的設計要求。最后對后續設計做了描述,并對用FPGA實現FFT做了展望。
上傳時間: 2013-04-24
上傳用戶:ykykpb
隨著多媒體技術的發展,數字圖像處理已經成為眾多應用系統的核心和基礎。它的發展主要依賴于兩個性質不同、自成體系但又緊密相關的研究領域:圖像處理算法及其相應的電路實現。圖像處理系統的硬件實現—般有三種方式:專用的圖像處理器件集成芯片(Application Specific Integrated Circuit)、數字信號處理器(Digital Signal Process)和現場可編程門陣列(Field Programmable Gate Array)以及相關電路組成。它們可以實時高速完成各種圖像處理算法。圖像處理中,低層的圖像預處理的數據量很大,要求處理速度快,但運算結果相對比較簡單。相對于其他兩種方式,基于FPGA的圖像處理方式的系統更適合于圖像的預處理。本文設計了—種基于FPGA的小波域圖像去噪系統。首先,闡述了基于小波變換的圖像去噪算法原理,重點討論了小波鄰域閾值(NeighShrink)去噪算法,并給出了該算法相應的Matlab 仿真;然后,為了改進鄰域閾值去噪算法中對每個分解子帶都采用相同鄰域和閾值的缺點,本文提出了基于最小二乘支持向量機(LS-SVM)分類的鄰域閾值去噪算法和以斯坦無偏估計 (SURE)為準則同時結合小波系數尺度間關系的鄰域閾值去噪算法。經Matlab實驗表明,相比于其他幾種經典算法,本文提出的兩種改進算法在濾除噪聲的同時能更好地保護圖像細節,并在較高噪聲情況下能獲得更高的峰值信噪比。在此基礎上本文將提出的改進小波鄰域閾值去噪算法進行了相應的簡化,以滿足低噪聲處理要求且易于在FPGA上實現;最后,給出了基于 FPGA的小波鄰域閾值去噪系統的總體結構和FPGA內部各功能模塊的具體實現方案,包括二維離散小波變換模塊、二維離散小波逆變換模塊、SDRAM存儲器控制模塊、去噪計算模塊和系統核心控制模塊,并對各個系統模塊和整體進行了仿真驗證,結果表明本文設計的基于FPGA 的小波鄰域閾值去噪系統能滿足實際的圖像處理要求,具有一定的理論和實際應用價值。關鍵詞:圖像處理系統,FPGA,圖像去噪算法,小波變換
上傳時間: 2013-05-16
上傳用戶:450976175
由于遙感器的空間分辨力的限制以及自然界地物的復雜性,混合像元普遍存在于遙感圖像中,為了提高遙感應用的精度,就必須解決混合像元的分解問題。而端元提取,則是光譜解混合的重要組成部分。然而,高光譜圖像巨大的數據量和...
上傳時間: 2013-06-07
上傳用戶:維子哥哥
數字信號處理是信息科學中近幾十年來發展最為迅速的學科之一.目前,數字信號處理廣泛應用于通信、雷達、聲納、語音與圖像處理等領域.而數字信號處理算法的硬件實現一般來講有三種方式:用于通用目的的可編程DSP芯片;用于特定目的的固定功能DSP芯片組和ASIC;可以由用戶編程的FPGA芯片.隨著微電子技術的發展,采用現場可編程門陣列FPGA進行數字信號處理得到了飛速發展,FPGA正在越來越多地代替ASIC和PDSP用作前端數字信號處理的運算.該文主要探討了基于FPGA數字信號處理的實現.首先詳細闡述了數字信號處理的理論基礎,重點討論了離散傅立葉變換算法原理,由于快速傅立葉變換算法在實際中得到了廣泛的應用,該文給出了基-2FFT算法原理、討論了按時間抽取FFT算法的特點.該論文對硬件描述語言的描述方法和風格做了一定的探討,介紹了硬件描述語言的開發環境MAXPLUSII.在此基礎上,該論文詳細闡述了數字集成系統的高層次設計方法,討論了數字系統設計層次的劃分和數字系統的自頂向下的設計方法,探討了數字集成系統的系統級設計和寄存器傳輸級設計,描述了數字集成系統的高層次綜合方法.最后該文描述了數字信號處理系統結構的實現方法,指出常見的高速、實時信號處理系統的四種結構;由于FFT算法在數字信號處理中占有重要的地位,所以該文提出了用FPGA實現FFT的一種設計思想,給出了總體實現框圖;重點設計實現了FFT算法中的蝶形處理單元,采用了一種高效乘法器算法設計實現了蝶形處理單元中的旋轉因子乘法器,從而提高了蝶形處理器的運算速度,降低了運算復雜度.
上傳時間: 2013-05-23
上傳用戶:Divine