FPGA驅動LeD顯示:運用硬件描述語言（如VHDL）設計一個顯示譯碼驅動器，即將要顯示的字符譯成8段碼。由于FPGA有相當多的引腳端資源，如果顯示的位數N較少，可以直接使用靜態顯示方式，即將每一個數碼管都分別連接到不同的8個引腳線上，共需要8×N條引腳線控制.
標簽： FPGA LeD 驅動
上傳時間： 2013-08-10
上傳用戶：Amygdala
針對主控制板上存儲器(SRAM) 存儲的數據量小和最高頻率低的情況,提出了基于SDR Sdram(同步動態RAM) 作為主存儲器的LeD 顯示系統的研究。在實驗中,使用了現場可編程門陣列( FPGA) 來實現各模塊的邏輯功能。最終實現了對L ED 顯示屏的控制,并且一塊主控制板最大限度的控制了256 ×128 個像素點,基于相同條件,比靜態內存控制的面積大了一倍,驗證了動態內存核[7 ]的實用性。
標簽： Sdram SDR RAM LeD
上傳時間： 2013-08-21
上傳用戶：sjw920325
FPGA分頻 控制4個LeD連續閃爍 形成累加的效果
標簽： FPGA LeD 分頻 控制
上傳時間： 2013-08-23
上傳用戶：daguogai
上海外灘看到的最大的LeD顯示屏的內核源代碼，主要是完成視頻信號的遠距離傳輸的編解碼與接口轉換
標簽： LeD 海外 顯示屏 內核
上傳時間： 2013-08-28
上傳用戶：LIKE
BulkIn是FPGA向CY7C68013發送數據\r\nBulkOut是FPGA從CY7C68013接收數據,可以用LeD顯示\r\n
標簽： C68013 68013 FPGA CY7
上傳時間： 2013-08-30
上傳用戶：anng
一個fpga開發板的原理圖，此板具有LeD燈、ram、flash
標簽： flash fpga LeD ram
上傳時間： 2013-08-31
上傳用戶：gxf2016
本壓縮文件包含：使用VHDL來實現對LeD的靜態顯示，實現對LeD的動態顯示。
標簽： VHDL LeD 靜態顯示
上傳用戶：shaoyun666
工作原理：\r\n 脈沖輸入，記錄30個脈沖的間隔時間（總時間），LeD顯示出來，牽涉到數碼管的輪流點亮，以及LeD的碼。輸入端口一定要用個\r\n74LS14整一下，圖上沒有。數碼管使用共陰數碼管。MAXPLUS編譯。\r\n測試時將光電門的信號端一塊連接到J2口的第三管腳，同時第一管腳為地，應該與光電門的地連接（共地）。\r\n開始測試：\r\n 按下按鍵，應該可以見到LeD被點亮，指示可以開始轉動轉動慣量盤，等遮光片遮擋30次光電門后，\r\n LeD熄滅，數碼管有數字顯示，此為時間值，單位為秒，與
標簽： CPLD LeD 控制 數碼管
上傳時間： 2013-09-05
上傳用戶：123454
集中了十幾個vhdl經典程序,如lcd,LeD控制程序和多種接口程序
標簽： VHDL LeD LCD 控制
上傳時間： 2013-09-06
上傳用戶：Huge_Brother
MSP430控制LeD代碼及原理圖(PROTEL格式）
標簽： PROTEL MSP 430 LeD
上傳時間： 2013-09-10
上傳用戶：butterfly2013
蟲蟲下載站版權所有 京ICP備2021023401號-1
