亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

LinuxTCP-IP

  • PCI橋接IP Core的VeriIog HDL實現(xiàn)

    PCI總線是目前最為流行的一種局部性總線 通過對PCI總線一些典型功能的分析以及時序的闡述，利用VetilogHDL設(shè)計了一個將非PCI功能設(shè)備轉(zhuǎn)接到PC1總線上的IP Core 同時，通過在ModeISim SE PLUS 6．0 上運行測試程序模塊，得到了理想的仿真數(shù)據(jù)波形，從軟件上證明了功能的實現(xiàn)。

    標簽： VeriIog Core PCI HDL

    上傳時間： 2014-12-30

    上傳用戶：himbly

  • 基于SOPC技術(shù)的異步串行通信IP核的設(shè)計

    介紹了SoPC（System on a Programmable Chip）系統(tǒng)的概念和特點，給出了基于PLB總線的異步串行通信（UART）IP核的硬件設(shè)計和實現(xiàn)。通過將設(shè)計好的UART IP核集成到SoPC系統(tǒng)中加以驗證，證明了所設(shè)計的UART IP核可以正常工作。該設(shè)計方案為其他基于SoPC系統(tǒng)IP核的開發(fā)提供了一定的參考。

    標簽： SOPC IP核 異步串行通信

    上傳時間： 2013-11-12

    上傳用戶：894448095

  • 如何仿真IP核(建立modelsim仿真庫完整解析)

    　　IP核生成文件：（Xilinx/Altera 同） 　　IP核生成器生成 ip 后有兩個文件對我們比較有用，假設(shè)生成了一個 asyn_fifo 的核，則asyn_fifo.veo 給出了例化該核方式（或者在 Edit－》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式）。asyn_fifo.v 是該核的行為模型，主要調(diào)用了 xilinx 行為模型庫的模塊，仿真時該文件也要加入工程。（在 ISE中點中該核，在對應(yīng)的 processes 窗口中運行“ View Verilog Functional Model ”即可查看該 .v 文件）。如下圖所示。

    標簽： modelsim 仿真 IP核 仿真庫

    上傳時間： 2013-10-20

    上傳用戶：lingfei

  • 7.4 基于IP CORE的BLOCK RAM設(shè)計修改稿

    7.4 基于IP CORE的BLOCK RAM設(shè)計修改稿。

    標簽： BLOCK CORE 7.4 RAM

    上傳時間： 2013-11-07

    上傳用戶：sammi

  • 定制簡單LED的IP核的設(shè)計源代碼

    定制簡單LED的IP核的設(shè)計源代碼

    標簽： LED 定制 IP核 源代碼

    上傳時間： 2013-10-19

    上傳用戶：gyq

  • 自學(xué)ZedBoard：使用IP通過ARM PS訪問FPGA（源代碼）

    　　這一節(jié)的目的是使用XPS為ARM PS 處理系統(tǒng) 添加額外的IP。從IP Catalog 標簽添加GPIO，并與ZedBoard板子上的8個LED燈相連。當(dāng)系統(tǒng)建立完后，產(chǎn)生bitstream，并對外設(shè)進行測試。本資料為源代碼，原文設(shè)計過程詳見：【 玩轉(zhuǎn)賽靈思Zedboard開發(fā)板（4）：如何使用自帶外設(shè)IP讓ARM PS訪問FPGA？】 　　硬件平臺：Digilent ZedBoard 　　開發(fā)環(huán)境：Windows XP 32 bit 　　軟件： XPS 14.2 +SDK 14.2

    標簽： ZedBoard FPGA ARM 訪問

    上傳時間： 2013-11-06

    上傳用戶：yuchunhai1990

  • 使用LabVIEW FPGA模塊設(shè)計IP核

    對于利用LabVIEW FPGA實現(xiàn)RIO目標平臺上的定制硬件的工程師與開發(fā)人員，他們可以很容易地利用所推薦的組件設(shè)計構(gòu)建適合其應(yīng)用的、可復(fù)用且可擴展的代碼模塊?；谝呀?jīng)驗證的設(shè)計進行代碼模塊開發(fā)，將使現(xiàn)有IP在未來應(yīng)用中得到更好的復(fù)用，也可以使在不同開發(fā)人員和內(nèi)部組織之間進行共享和交換的代碼更好服用

    標簽： LabVIEW FPGA IP核 模塊設(shè)計

    上傳時間： 2013-10-14

    上傳用戶：xiaodu1124

  • 基于Quartus II免費IP核的雙端口RAM設(shè)計實例

    　　QuartusII中利用免費IP核的設(shè)計 　　作者：雷達室 　　以設(shè)計雙端口RAM為例說明。 　　Step1：打開QuartusII，選擇File—New Project Wizard，創(chuàng)建新工程，出現(xiàn)圖示對話框，點擊Next；

    標簽： Quartus RAM IP核 雙端口

    上傳時間： 2013-10-18

    上傳用戶：909000580

  • 基于FPGA的GPIB接口IP核的研究與設(shè)計

    基于FPGA的GPIB接口IP核的研究與設(shè)計

    標簽： FPGA GPIB 接口 IP核

    上傳時間： 2013-10-19

    上傳用戶：wudu0932

  • ISE新建工程及使用IP核步驟詳解

    ISE新建工程及使用IP核步驟詳解

    標簽： ISE IP核 工程

    上傳時間： 2015-01-01

    上傳用戶：liuxinyu2016

主站蜘蛛池模板： 綦江县| 绥芬河市| 德昌县| 镇雄县| 龙井市| 于田县| 无极县| 莱西市| 沽源县| 灌南县| 西充县| 凤阳县| 洪洞县| 三原县| 天祝| 天门市| 宝应县| 云和县| 县级市| 揭阳市| 教育| 齐齐哈尔市| 阿图什市| 杭州市| 曲靖市| 武鸣县| 吕梁市| 新源县| 长沙县| 嵊州市| 洛隆县| 淅川县| 思南县| 天台县| 克什克腾旗| 玉山县| 泽普县| 应城市| 阿拉善盟| 厦门市| 安乡县|