相 關(guān) 資 源

• 定制簡(jiǎn)單LED的IP核的設(shè)計(jì)源代碼免費(fèi)下載

  資源簡(jiǎn)介：定制簡(jiǎn)單LED的IP核的設(shè)計(jì)源代碼

  標(biāo)簽： LED 定制 IP核 源代碼

  上傳時(shí)間： 2013-10-19

  上傳用戶：gyq

• ALTERA的FPGA的IP核的源代碼,為使用ALTERA的FPGA的相關(guān)設(shè)計(jì)提供參考.免費(fèi)下載

  資源簡(jiǎn)介：ALTERA的FPGA的IP核的源代碼,為使用ALTERA的FPGA的相關(guān)設(shè)計(jì)提供參考.

  標(biāo)簽： ALTERA FPGA IP核 源代碼

  上傳時(shí)間： 2015-04-18

  上傳用戶：ruan2570406

• FFT變換的IP核的源代碼 VHDL~免費(fèi)下載

  資源簡(jiǎn)介：FFT變換的IP核的源代碼 VHDL~

  標(biāo)簽： VHDL FFT 變換 IP核

  上傳時(shí)間： 2015-03-15

  上傳用戶：bjgaofei

• 8051微控制器的ip 核的vhdl源代碼,其中包含了相應(yīng)的測(cè)試程序.免費(fèi)下載

  資源簡(jiǎn)介：8051微控制器的ip 核的vhdl源代碼,其中包含了相應(yīng)的測(cè)試程序.

  標(biāo)簽： 8051 vhdl 微控制器 源代碼

  上傳時(shí)間： 2014-01-22

  上傳用戶：784533221

• 用與生成ISE的IP核的COE文件免費(fèi)下載

  資源簡(jiǎn)介：用與生成ISE的IP核的COE文件，一些具體的參數(shù)要自己設(shè)置一下！

  標(biāo)簽： ISE COE IP核

  上傳時(shí)間： 2016-06-07

  上傳用戶：cylnpy

• 基于CPLD/FPGA的SPI控制的IP核的實(shí)現(xiàn)spi_master免費(fèi)下載

  資源簡(jiǎn)介：基于CPLD/FPGA的SPI控制的IP核的實(shí)現(xiàn)spi_master

  標(biāo)簽： spi_master CPLD FPGA SPI

  上傳時(shí)間： 2016-06-20

  上傳用戶：sxdtlqqjl

• 詳細(xì)描述了I2C的技術(shù)規(guī)范 版本號(hào)為2.1 是采用VHDL編寫I2C的IP核的一本不錯(cuò)的參考資料免費(fèi)下載

  資源簡(jiǎn)介：詳細(xì)描述了I2C的技術(shù)規(guī)范 版本號(hào)為2.1 是采用VHDL編寫I2C的IP核的一本不錯(cuò)的參考資料

  標(biāo)簽： I2C VHDL 2.1 技術(shù)規(guī)范

  上傳時(shí)間： 2014-01-17

  上傳用戶：asdfasdfd

• 里面包含15個(gè)altera的IP核的源代碼,包括I2C免費(fèi)下載

  資源簡(jiǎn)介：里面包含15個(gè)altera的IP核的源代碼,包括I2C，UART，VGA_SYN

  標(biāo)簽： altera I2C IP核 源代碼

  上傳時(shí)間： 2013-12-24

  上傳用戶：569342831

• 基于FPGA的GPIB控制器的IP核設(shè)計(jì).rar免費(fèi)下載

  資源簡(jiǎn)介：當(dāng)前，片上系統(tǒng)(SOC)已成為系統(tǒng)實(shí)現(xiàn)的主流技術(shù)。流片風(fēng)險(xiǎn)與費(fèi)用增加、上市時(shí)間壓力加大、產(chǎn)品功能愈加復(fù)雜等因素使得SOC產(chǎn)業(yè)逐漸劃分為IP提供者、SOC設(shè)計(jì)服務(wù)者和芯片集成者三個(gè)層次。SOC設(shè)計(jì)已走向基于IP集成的平臺(tái)設(shè)計(jì)階段，經(jīng)過嚴(yán)格驗(yàn)證質(zhì)量可靠的IP核成為...

  標(biāo)簽： FPGA GPIB 控制器

  上傳時(shí)間： 2013-06-12

  上傳用戶：mqien

• 基于FPGA的GPIB控制器的IP核設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：當(dāng)前，片上系統(tǒng)(SOC)已成為系統(tǒng)實(shí)現(xiàn)的主流技術(shù)。流片風(fēng)險(xiǎn)與費(fèi)用增加、上市時(shí)間壓力加大、產(chǎn)品功能愈加復(fù)雜等因素使得SOC產(chǎn)業(yè)逐漸劃分為IP提供者、SOC設(shè)計(jì)服務(wù)者和芯片集成者三個(gè)層次。SOC設(shè)計(jì)已走向基于IP集成的平臺(tái)設(shè)計(jì)階段，經(jīng)過嚴(yán)格驗(yàn)證質(zhì)量可靠的IP核成為...

  標(biāo)簽： FPGA GPIB 控制器 IP核

  上傳時(shí)間： 2013-04-24

  上傳用戶：rockjablew

• USB20設(shè)備控制器IP核的設(shè)計(jì)與FPGA驗(yàn)證.rar免費(fèi)下載

  資源簡(jiǎn)介：隨著計(jì)算機(jī)及其外圍設(shè)備的發(fā)展，傳統(tǒng)的并行接口和串行接口在靈活性和接口擴(kuò)展等方面存在的缺陷愈來愈不可回避，并逐漸成為計(jì)算機(jī)通信的瓶頸。在這種情況下，通用串行總線(Universal Serial Bus，USB)誕生了。USB由于具有傳輸速率高、價(jià)格便宜、使用方便、靈活...

  標(biāo)簽： FPGA USB 20

  上傳時(shí)間： 2013-06-30

  上傳用戶：nanfeicui

• FPGA的一些常識(shí)及含IP核的VHDL設(shè)計(jì)源代碼免費(fèi)下載

  資源簡(jiǎn)介：關(guān)于FPGA的一些常識(shí)及含IP核的VHDL設(shè)計(jì)源代碼。

  標(biāo)簽： FPGA VHDL 常識(shí) IP核

  上傳時(shí)間： 2013-09-03

  上傳用戶：tsfh

• 基于Avalon總線的8051MCU IP核的設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：設(shè)計(jì)了一款基于Avalon總線的8051MCU IP核。它支持MCS-51指令集，優(yōu)化內(nèi)部的結(jié)構(gòu)，通過采用流水線技術(shù)、指令映射技術(shù)、指令預(yù)取技術(shù)、微代碼技術(shù)等極大的提高了IP核的工作速度，使IP核在100MHz時(shí)鐘下，能夠單周期執(zhí)行一條指令。本設(shè)計(jì)使用Modelsim軟件完成了功...

  標(biāo)簽： Avalon 8051 MCU 總線

  上傳時(shí)間： 2013-11-02

  上傳用戶：gundan

• 基于Quartus II免費(fèi)IP核的雙端口RAM設(shè)計(jì)實(shí)例免費(fèi)下載

  資源簡(jiǎn)介：　　QuartusII中利用免費(fèi)IP核的設(shè)計(jì) 　　作者：雷達(dá)室 　　以設(shè)計(jì)雙端口RAM為例說明。 　　Step1：打開QuartusII，選擇File—New Project Wizard，創(chuàng)建新工程，出現(xiàn)圖示對(duì)話框，點(diǎn)擊Next；

  標(biāo)簽： Quartus RAM IP核 雙端口

  上傳時(shí)間： 2014-12-28

  上傳用戶：fghygef

• 基于FPGA的GPIB接口IP核的研究與設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的GPIB接口IP核的研究與設(shè)計(jì)

  標(biāo)簽： FPGA GPIB 接口 IP核

  上傳時(shí)間： 2013-11-04

  上傳用戶：bensonlly

• 基于SOPC技術(shù)的異步串行通信IP核的設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：介紹了SoPC（System on a Programmable Chip）系統(tǒng)的概念和特點(diǎn)，給出了基于PLB總線的異步串行通信（UART）IP核的硬件設(shè)計(jì)和實(shí)現(xiàn)。通過將設(shè)計(jì)好的UART IP核集成到SoPC系統(tǒng)中加以驗(yàn)證，證明了所設(shè)計(jì)的UART IP核可以正常工作。該設(shè)計(jì)方案為其他基于SoPC系統(tǒng)IP核...

  標(biāo)簽： SOPC IP核 異步串行通信

  上傳時(shí)間： 2013-11-12

  上傳用戶：894448095

• 基于Quartus II免費(fèi)IP核的雙端口RAM設(shè)計(jì)實(shí)例免費(fèi)下載

  資源簡(jiǎn)介：　　QuartusII中利用免費(fèi)IP核的設(shè)計(jì) 　　作者：雷達(dá)室 　　以設(shè)計(jì)雙端口RAM為例說明。 　　Step1：打開QuartusII，選擇File—New Project Wizard，創(chuàng)建新工程，出現(xiàn)圖示對(duì)話框，點(diǎn)擊Next；

  標(biāo)簽： Quartus RAM IP核 雙端口

  上傳時(shí)間： 2013-10-18

  上傳用戶：909000580

• 基于FPGA的GPIB接口IP核的研究與設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的GPIB接口IP核的研究與設(shè)計(jì)

  標(biāo)簽： FPGA GPIB 接口 IP核

  上傳時(shí)間： 2013-10-19

  上傳用戶：wudu0932

• 摘要 探討了IP 核的驗(yàn)證與測(cè)試的方法及其和 VHDL語言在 IC 設(shè)計(jì)中的應(yīng)用 并給出了其在RISC8 框架 CPU 核中的下載實(shí)例．免費(fèi)下載

  資源簡(jiǎn)介：摘要 探討了IP 核的驗(yàn)證與測(cè)試的方法及其和 VHDL語言在 IC 設(shè)計(jì)中的應(yīng)用 并給出了其在RISC8 框架 CPU 核中的下載實(shí)例．

  標(biāo)簽： RISC8 VHDL CPU IC

  上傳時(shí)間： 2014-07-11

  上傳用戶：lunshaomo

• 關(guān)于FPGA的一些常識(shí)及含IP核的VHDL設(shè)計(jì)源代碼。免費(fèi)下載

  資源簡(jiǎn)介：關(guān)于FPGA的一些常識(shí)及含IP核的VHDL設(shè)計(jì)源代碼。

  標(biāo)簽： FPGA VHDL 常識(shí) IP核

  上傳時(shí)間： 2013-12-11

  上傳用戶：xmsmh

• 探討RISC32處理器設(shè)計(jì)中三個(gè)關(guān)鍵問題包括多媒體指令集擴(kuò)展設(shè)計(jì)、流水線微結(jié)構(gòu)優(yōu)化設(shè)計(jì)以及使RISC32成為一個(gè)真正IP核的其他相關(guān)設(shè)計(jì)問題免費(fèi)下載

  資源簡(jiǎn)介：探討RISC32處理器設(shè)計(jì)中三個(gè)關(guān)鍵問題包括多媒體指令集擴(kuò)展設(shè)計(jì)、流水線微結(jié)構(gòu)優(yōu)化設(shè)計(jì)以及使RISC32成為一個(gè)真正IP核的其他相關(guān)設(shè)計(jì)問題

  標(biāo)簽： RISC 32 IP核 處理器

  上傳時(shí)間： 2014-08-09

  上傳用戶：hwl453472107

• 好東西啊,PCI的IP核.大家快下吧.@可以用來參考.FPGA設(shè)計(jì)的免費(fèi)下載

  資源簡(jiǎn)介：好東西啊,PCI的IP核.大家快下吧.@可以用來參考.FPGA設(shè)計(jì)的

  標(biāo)簽： FPGA PCI IP核 家

  上傳時(shí)間： 2014-01-21

  上傳用戶：牧羊人8920

• 基于FPGA自適應(yīng)高速RS編譯碼器的IP核設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA自適應(yīng)高速RS編譯碼器的IP核設(shè)計(jì)

  標(biāo)簽： FPGA 高速RS編譯碼器 IP核

  上傳時(shí)間： 2016-05-10

  上傳用戶：asdkin

• 如題所示.可復(fù)用SPI模塊IP核的設(shè)計(jì)與驗(yàn)證免費(fèi)下載

  資源簡(jiǎn)介：如題所示.可復(fù)用SPI模塊IP核的設(shè)計(jì)與驗(yàn)證

  標(biāo)簽： SPI 可復(fù)用 IP核 模塊

  上傳時(shí)間： 2014-01-12

  上傳用戶：sevenbestfei

• 利用FPGA的IP核來實(shí)現(xiàn)fft的設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：利用FPGA的IP核來實(shí)現(xiàn)fft的設(shè)計(jì)，，，，，

  標(biāo)簽： FPGA fft IP核

  上傳時(shí)間： 2014-01-03

  上傳用戶：wang0123456789

• 對(duì)USB的從機(jī)設(shè)備的IP核進(jìn)行了重新設(shè)計(jì)并在一定程度上進(jìn)行了優(yōu)化免費(fèi)下載

  資源簡(jiǎn)介：對(duì)USB的從機(jī)設(shè)備的IP核進(jìn)行了重新設(shè)計(jì)并在一定程度上進(jìn)行了優(yōu)化

  標(biāo)簽： USB IP核 設(shè)備

  上傳時(shí)間： 2014-02-25

  上傳用戶：yyyyyyyyyy

• 對(duì)usb設(shè)備控制的IP核進(jìn)行了重新設(shè)計(jì)并進(jìn)一步優(yōu)化免費(fèi)下載

  資源簡(jiǎn)介：對(duì)usb設(shè)備控制的IP核進(jìn)行了重新設(shè)計(jì)并進(jìn)一步優(yōu)化

  標(biāo)簽： usb 設(shè)備 控制

  上傳時(shí)間： 2014-01-12

  上傳用戶：pompey

• FPGA_ASIC-NiosSoC系統(tǒng)中的BCH編解碼IP核的設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：該文檔為FPGA_ASIC-NiosSoC系統(tǒng)中的BCH編解碼IP核的設(shè)計(jì)講解文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………

  標(biāo)簽： fpga

  上傳時(shí)間： 2022-03-12

  上傳用戶：

• altera的FFT IP核的用戶手冊(cè)免費(fèi)下載

  資源簡(jiǎn)介：altera的FFT IP核的用戶手冊(cè)，介紹了如何使用ALTERA IP核生成FFT核，如何設(shè)置參數(shù)并講述了如何仿真，適用于通信方面的FPGA設(shè)計(jì)工程師，學(xué)生

  標(biāo)簽： altera FFT IP核 用戶手冊(cè)

  上傳時(shí)間： 2013-04-24

  上傳用戶：wanqunsheng

• wishbone總線的VHDL源代碼 wishbone適用于與FPGA中IP核的高速通信免費(fèi)下載

  資源簡(jiǎn)介：wishbone總線的VHDL源代碼 wishbone適用于與FPGA中IP核的高速通信，其接口簡(jiǎn)單，速度快 成為ip通信的主流

  標(biāo)簽： wishbone VHDL FPGA IP核

  上傳時(shí)間： 2014-01-09

  上傳用戶：maizezhen