亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > 嵌入式綜合 > PCI橋接IP Core的VeriIog HDL實現

PCI橋接IP Core的VeriIog HDL實現

  • 資源大小:192 K
  • 上傳時間: 2014-12-30
  • 上傳用戶:sgly2002
  • 資源積分:2 下載積分
  • 標      簽: VeriIog Core PCI HDL

資 源 簡 介

PCI總線是目前最為流行的一種局部性總線 通過對PCI總線一些典型功能的分析以及時序的闡述,利用VetilogHDL設計了一個將非PCI功能設備轉接到PC1總線上的IP Core 同時,通過在ModeISim SE PLUS 6.0
上運行測試程序模塊,得到了理想的仿真數據波形,從軟件上證明了功能的實現。

相 關 資 源

主站蜘蛛池模板: 汉阴县| 五莲县| 外汇| 泽普县| 新野县| 绥滨县| 巫山县| 西乡县| 五指山市| 蓬安县| 枣阳市| 濮阳县| 怀柔区| 江西省| 皮山县| 汉阴县| 加查县| 新闻| 获嘉县| 泽州县| 泽州县| 新乡市| 沂水县| 上高县| 洪泽县| 广平县| 金湖县| 左权县| 桂林市| 大宁县| 罗源县| 乐至县| 丹江口市| 汝城县| 越西县| 克什克腾旗| 通州市| 泽州县| 社旗县| 盐边县| 阜新市|