本文以Turbo碼譯碼器的FPGA實現(xiàn)為目標，對Turbo碼的迭代譯碼算法及用硬件語言實現(xiàn)其譯碼算法進行了深入研究。 本文首先在理論上對Turbo碼的編譯碼原理進行了深入的研究，并用C語言對其MAP譯碼算法進行了驗證仿真，接著就Turbo碼MAP算法的衍生算法即LOG_MAP和MAX_LOG_MAP算法用C程序做了仿真和測試。隨后本文就一些對MAP譯碼性能起著重要影響的參數(shù)也用C程序做了仿真對比。 最后，考慮到硬件實現(xiàn)的簡化，MAX-LoG-map算法成為了本文的硬件實現(xiàn)方案。本文采用了模塊化設(shè)計，在對各個模塊進行設(shè)計的基礎(chǔ)上提出了一些改進的方案，對Turbo碼編碼器設(shè)計中的同步問題進行了改進，對分塊并行Turbo碼譯碼算法的硬件實現(xiàn)進行了研究。在設(shè)計中綜合運用了“自頂向下”和“自下而上”的設(shè)計方去，通過功能模塊分割，合理設(shè)置系統(tǒng)參數(shù)，并通過模塊之間的參數(shù)傳遞，使Turbo碼編譯碼器具有較好的靈活性。
上傳時間： 2013-04-24
上傳用戶：wengtianzhu
在通信系統(tǒng)中，人們一直致力于信息傳輸?shù)挠行院涂煽啃缘难芯浚诺兰m錯編碼技術(shù)一直是人們研究的重點。1993年，Turbo碼的提出，以其接近Shannon極限的優(yōu)異的譯碼性能在編碼界引起了轟動，并成為研究糾錯編碼的熱點課題。經(jīng)過十幾年的研究和發(fā)展，目前，Turbo碼已經(jīng)走向了實用化的道路，如何用硬件實現(xiàn)有效的Turbo碼編譯碼器成為了人們研究的重點。 論文以基于FPGA實現(xiàn)Turbo碼譯碼器為研究目標，首先分析了Turbo碼的基本編譯碼原理和3GPP標準的Turbo碼編碼結(jié)構(gòu)和交織算法。然后重點分析了MAP譯碼算法，LoG-map譯碼算法和：Max-LoG-map譯碼算法，并對三種譯碼算法進行了詳細的理論推導(dǎo)和計算復(fù)雜度的定量分析比較，對影響Turbo碼譯碼性能的主要因素進行了MATLB仿真分析。 論文在深入分析比較上述三種譯碼算法的基礎(chǔ)之上，選擇Max-LoG-map譯碼算法進行了Turbo碼譯碼器的FPGA設(shè)計實現(xiàn)。主要針對FPGA實現(xiàn)的數(shù)據(jù)量化、定點數(shù)據(jù)表示方式、Max-LoG-map算法子譯碼器關(guān)鍵運算單元的FPGA設(shè)計和基于3GPP標準的Turbo碼譯碼器的內(nèi)交織的FPGA設(shè)計進行了深入研究，完成了固定譯碼長度的Turbo碼譯碼器的FPGA設(shè)計實現(xiàn)，并利用ModelSim和MATLAB分別對譯碼器進行了功能時序驗證和FPGA定點仿真測試。
上傳時間： 2013-07-09
上傳用戶：caixiaoxu26
本文主要研究Turbo碼的編碼和譯碼算法及其FPGA硬件實現(xiàn).在概述信道編碼理論及其發(fā)展歷程之后,簡要地論述了Turbo碼的原理.然后分別對Turbo碼的MAP譯碼算法,LoG-map算法進行推導(dǎo),在給出LoG-map的推導(dǎo)之后,提出了對于LoG-map譯碼算法的兩點改進,采用三階牛頓插值函數(shù)對校驗函數(shù)進行擬合,采用雙滑動窗口技術(shù)取代傳統(tǒng)的單滑動窗口技術(shù).Turb碼還有一種譯碼復(fù)雜度相對較低的算法——SOVA算法,本文也給出了SOVA算法的詳細推導(dǎo)過程.在對LoG-map和SOVA算法的詳細推導(dǎo)之后,本文給出Turbo碼的軟件仿真,采用Matlab語言編寫Turbo碼仿真系統(tǒng)程序,仿真系統(tǒng)比較了單滑動窗口技術(shù)和雙滑動窗口技術(shù)在不同的信噪比下的譯碼性能.在軟件仿真的基礎(chǔ)上,本文給出了Turbo碼編碼器和采用LoG-map譯碼算法譯碼器的FPGA硬件實現(xiàn)方法.
上傳時間： 2013-06-19
上傳用戶：plsee
1993年，Turbo碼的提出，以其接近Shannon極限的優(yōu)異的性能在編碼界引起了轟動，并成為研究的熱點。隨著研究的不斷深入和技術(shù)的發(fā)展，目前，Turbo碼已經(jīng)應(yīng)用到很多實際通信系統(tǒng)中。同時，如何實現(xiàn)Turbo碼編譯碼器成為了人們研究的重點。 論文以基于FPGA實現(xiàn)Turbo碼編譯碼器為研究目標，首先分析了Turbo碼的基本編譯碼原理和3GPP標準的Turbo碼編碼結(jié)構(gòu)。然后分析了MAP譯碼算法，LoG-map譯碼算法和Max-LoG-map譯碼算法，接著仔細分析了對系統(tǒng)性能影響的各個參數(shù)并逐一進行選擇，最后對各個選擇的系統(tǒng)進行仿真，對仿真的結(jié)果進行比較論證，確定滿足系統(tǒng)性能要求的各個參數(shù)。 論文在系統(tǒng)仿真分析論證的基礎(chǔ)之上，進行了Turbo碼編碼器的設(shè)計實現(xiàn)和硬件測試，選擇Max-LoG-map譯碼算法進行了Turbo碼譯碼器的FPGA設(shè)計實現(xiàn)和硬件測試。最后完成整個通信系統(tǒng)的搭建和調(diào)試。主要針對FPGA實現(xiàn)的數(shù)據(jù)量化、定點數(shù)據(jù)表示方式、Max-LoG-map算法子譯碼器關(guān)鍵運算單元的FPGA設(shè)計和譯碼的時序控制進行了深入研究，完成了固定譯碼長度的Turbo碼譯碼器的FPGA設(shè)計實現(xiàn)，并利用ModelSim和MATLAB分別對譯碼器進行了時序功能驗證和FPGA定點仿真測試。
上傳時間： 2013-05-30
上傳用戶：www240697738
本文以Turbo碼編譯碼器的FPGA實現(xiàn)為目標，對Turbo碼的編譯碼算法和用硬件語言將其實現(xiàn)進行了深入的研究。 首先，在理論上對Turbo碼的編譯碼原理進行了介紹，確定了Max-log-MAF算法的譯碼算法，結(jié)合CCSDS標準，在實現(xiàn)編碼器時，針對標準中給定的幀長、碼率與交織算法，以及偽隨機序列模塊與幀同步模塊，提出了相應(yīng)解決方案；而在相應(yīng)的譯碼器設(shè)計中，采用了FPGA設(shè)計中“自上而下”的設(shè)計方法，權(quán)衡硬件實現(xiàn)復(fù)雜度與處理時延等因素，優(yōu)先考慮面積因素，提高元件的重復(fù)利用率和降低電路復(fù)雜度，來實現(xiàn)Turbo碼的Max-LoG-map算法譯碼。把整個系統(tǒng)分割成不同的功能模塊，分別闡述了實現(xiàn)過程。 然后，基于Verilog HDL 設(shè)計出12位固點數(shù)據(jù)的Turbo編譯碼器以及仿真驗證平臺，與用Matlab語言設(shè)計的相同指標的浮點數(shù)據(jù)譯碼器進行性能比較，得到該設(shè)計的功能驗證。 最后，研究了Tuxbo碼譯碼器幾項最新技術(shù)，如滑動窗譯碼，歸一化處理，停止迭代技術(shù)結(jié)合流水線電路設(shè)計，將改進后的譯碼器與先前設(shè)計的譯碼器分別在ISE開發(fā)環(huán)境中針對目標器件xilinx Virtex-Ⅱ500進行電路綜合，證實了這些改進技術(shù)能有效地提高譯碼器的吞吐量，減少譯碼時延和存儲器面積從而降低功耗。
上傳時間： 2013-04-24
上傳用戶：haohaoxuexi
turbo碼系統(tǒng)的仿真，包括編碼、交織、不同譯碼、穿孔等各個部分的程序。仿真結(jié)果在圖中表現(xiàn)。譯碼算法為LoG-map。
上傳時間： 2015-04-25
上傳用戶：rocwangdp
包括turbo碼編譯碼程序，譯碼算法包括sova及max-LoG-map算法，并有完整鏈路驗證其性能。
上傳時間： 2014-01-19
上傳用戶：BIBI
基于DSP平臺實現(xiàn)turbo碼Max_Log_MAP算法，基于標準C 語言研究 了Turbo 碼Max - Log - MAP 譯碼算法的軟件編程與實現(xiàn),為了提高程序的運行效率,結(jié)合TMS320C6000 系列DSP 芯片 的結(jié)構(gòu)與特點采用循環(huán)展開、數(shù)據(jù)的存取優(yōu)化設(shè)計、算法改進等措施進行了代碼優(yōu)化,給出了測試結(jié)果，非常值得一看
標簽： Max_Log_MAP turbo DSP 算法
上傳時間： 2014-01-11
上傳用戶：
該代碼不僅實現(xiàn)了編碼的仿真，還在多種條件下實現(xiàn)了譯碼的仿真，包括MAP,LoG-map,SOVA下的單雙滑動窗口。
上傳時間： 2013-12-22
上傳用戶：釣鰲牧馬
tuobo碼的編碼，以及tuobo碼的譯碼算法，其中包括LoG-map算法和sova算法
上傳時間： 2017-08-05
上傳用戶：zhoujunzhen
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
