Correlation MASK for PAM-DS-UWB signals Correlation MASK for PPM-TH-UWB signals
標簽： Correlation signals MASK PAM-DS-UWB
上傳時間： 2014-11-29
上傳用戶：shanml
arm平臺下路由器設計中獲取機器ip和MASK的代碼
上傳時間： 2014-02-11
上傳用戶：日光微瀾
MASK
標簽： MASK
上傳時間： 2016-05-11
上傳用戶：jiahao131
ASK調制與解調VHDL程序及仿真 FSK調制與解調VHDL程序及仿真 PSK調制與解調VHDL程序及仿真 MASK調制VHDL程序及仿真已經調試好的程序
上傳時間： 2016-05-29
上傳用戶：fandeshun
8.12 MASK調制VHDL程序及仿真,完增的、、用hdl完成了MASK的編譯和仿真
上傳時間： 2013-12-23
上傳用戶：liglechongchong
Image enhancement in spatial domain, the sources include histogram, laplacian, unsharp MASK, and spatial filter
標簽： enhancement histogram laplacian spatial
上傳時間： 2013-12-13
上傳用戶：hj_18
calculates Linear Feedback Shift Register(LFSR) MASK and seed values for a specific phase shift.
標簽： calculates Feedback Register specific
上傳時間： 2017-09-06
上傳用戶：fnhhs
智能型充電器電源和顯示的設計 隨著越來越多的手持式電器的出現，對高性能、小尺寸、重量輕的電池充電器的需求也越來越大。電池技術的持續進步也要求更復雜的充電算法以實現快速、安全的充電。因此需要對充電過程進行更精確的監控，以縮短充電時間、達到最大的電池容量，并防止電池損壞。AVR 已經在競爭中領先了一步，被證明是下一代充電器的完美控制芯片。Atmel AVR 微處理器是當前市場上能夠以單片方式提供Flash、EEPROM 和10 位ADC的最高效的8 位RISC 微處理器。由于程序存儲器為Flash，因此可以不用象MASK ROM一樣，有幾個軟件版本就庫存幾種型號。Flash 可以在發貨之前再進行編程，或是在PCB貼裝之后再通過ISP 進行編程，從而允許在最后一分鐘進行軟件更新。EEPROM 可用于保存標定系數和電池特性參數，如保存充電記錄以提高實際使用的電池容量。10位A/D 轉換器可以提供足夠的測量精度，使得充好后的容量更接近其最大容量。而其他方案為了達到此目的，可能需要外部的ADC，不但占用PCB 空間，也提高了系統成本。AVR 是目前唯一的針對像 “C”這樣的高級語言而設計的8 位微處理器。C 代碼似的設計很容易進行調整以適合當前和未來的電池，而本次智能型充電器顯示程序的編寫則就是用C語言寫的。
上傳時間： 2013-05-18
上傳用戶：zhaiye
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder MASK Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間： 2013-10-22
上傳用戶：pei5
對照表： MASK MCU Type A20T MC68HC705 A38P MC68HC11A8 A46E MC68705R3CS A49N MC68HC11A8 A75H MC68HC811A2 B16B MC68HC805C4 B19C MC68HC811E2 B35F MC68HC11A0 B36T MC68HC805B6 B38E DSP56001 B39P DSP56001 B43T PLCC44
上傳時間： 2013-11-01
上傳用戶：digacha
