亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

MASTER-py

  • AVR320: Software SPI Master

    AVR320: Software SPI Master

    標(biāo)簽: Software Master AVR 320 SPI

    上傳時(shí)間: 2019-01-20

    上傳用戶:陋室孤燈

  • LPC master verilog source(內(nèi)附LPC標(biāo)準(zhǔn)協(xié)議文檔)

    用戶接口Wishbone bus 接口, 驅(qū)動(dòng)LPC master去主動(dòng)訪問 slave 寄存器表(地址可更改) 讀取到寄存器封裝到用戶層 可按要求更改設(shè)計(jì)

    標(biāo)簽: LPC Wishbone Verilog Specification

    上傳時(shí)間: 2020-05-21

    上傳用戶:verilog_86

  • FPGA Ethercat master

    FPGA HArd Ethercat Master

    標(biāo)簽: Ethercat master FPGA

    上傳時(shí)間: 2020-05-30

    上傳用戶:q8360428

  • magnify-master.zip

    magnify-master.zip

    標(biāo)簽: magnify-master zip

    上傳時(shí)間: 2020-09-14

    上傳用戶:test012

  • ASIO2WASAPI-master源碼

    ASIO2WASAPI-master源碼

    標(biāo)簽: ASIO2WASAPI-master 源碼

    上傳時(shí)間: 2021-10-19

    上傳用戶:nqwang

  • spi 通信的master部分使用的verilog語言實(shí)現(xiàn)

    spi 通信的master部分使用的verilog語言實(shí)現(xiàn),可以做為你的設(shè)計(jì)參考。module spi_master(rstb,clk,mlb,start,tdat,cdiv,din, ss,sck,dout,done,rdata);    input rstb,clk,mlb,start;    input [7:0] tdat;  //transmit data    input [1:0] cdiv;  //clock divider input din; output reg ss;  output reg sck;  output reg dout;     output reg done; output reg [7:0] rdata; //received dataparameter idle=2'b00; parameter send=2'b10; parameter finish=2'b11; reg [1:0] cur,nxt; reg [7:0] treg,rreg; reg [3:0] nbit; reg [4:0] mid,cnt; reg shift,clr;

    標(biāo)簽: spi 通信 master verilog

    上傳時(shí)間: 2022-02-03

    上傳用戶:

  • 完整的經(jīng)過驗(yàn)證的IIC MASTER(verilog )

    完整的經(jīng)過驗(yàn)證的IIC MASTER(verilog ),完整的經(jīng)過驗(yàn)證的IIC MASTER(verilog )

    標(biāo)簽: iic verilog

    上傳時(shí)間: 2022-05-18

    上傳用戶:

  • Chrome-Setup-Lifetime-Free-3.7.0-master

    Chrome-Setup-Lifetime-Free-3.7.0-master.zip

    標(biāo)簽: chrome

    上傳時(shí)間: 2022-06-26

    上傳用戶:

  • 電動(dòng)汽車TTCAN總線技術(shù)研究.rar

    TTCAN協(xié)議在CAN協(xié)議基礎(chǔ)之上,將事件觸發(fā)機(jī)制與實(shí)時(shí)性更高的時(shí)間觸發(fā)機(jī)制相結(jié)合,提高了網(wǎng)絡(luò)實(shí)時(shí)性,滿足對(duì)安全性要求苛刻的實(shí)時(shí)系統(tǒng)以及總線日益增長(zhǎng)的信息負(fù)載的需求;同時(shí),CAN總線技術(shù)的基礎(chǔ)為TTCAN總線技術(shù)研究奠定了很好的軟硬件支持條件。 論文首先介紹了TTCAN協(xié)議的通訊原理、軟硬件環(huán)境的建立和總線網(wǎng)絡(luò)性能的測(cè)試方法。 按照ISO11898-4標(biāo)準(zhǔn)的要求,在自主研發(fā)的CAN總線實(shí)時(shí)仿真系統(tǒng)上結(jié)合軟件編程能夠?qū)崿F(xiàn)TTCAN協(xié)議的時(shí)間觸發(fā)通訊功能,使整個(gè)系統(tǒng)成為具有時(shí)間觸發(fā)功能的TTCAN總線通訊網(wǎng)絡(luò),得到網(wǎng)絡(luò)要采用TTCAN協(xié)議通訊時(shí)各ECU必須具備穩(wěn)定可靠的本地時(shí)鐘和相應(yīng)的時(shí)鐘同步和計(jì)數(shù)機(jī)制的結(jié)論。 結(jié)合混合動(dòng)力電動(dòng)汽車動(dòng)力系統(tǒng)對(duì)采用TTCAN協(xié)議通訊時(shí)的網(wǎng)絡(luò)性能進(jìn)行了測(cè)試和分析,結(jié)果表明,TTCAN網(wǎng)絡(luò)中周期型消息的實(shí)時(shí)性不受網(wǎng)絡(luò)中其他消息的影響,時(shí)間觸發(fā)通訊方式和系統(tǒng)矩陣的調(diào)度安排在一定程度上減少了總線上消息間的沖突,提高了網(wǎng)絡(luò)實(shí)時(shí)性和總線帶寬利用率。 對(duì)比分析同等條件下TTCAN總線網(wǎng)絡(luò)和CAN總線網(wǎng)絡(luò)的性能,TTCAN協(xié)議能夠保證網(wǎng)絡(luò)總線在高峰值負(fù)載的情況下網(wǎng)絡(luò)的實(shí)時(shí)性。 研究了對(duì)TTCAN總線網(wǎng)絡(luò)中time master(時(shí)間主節(jié)點(diǎn))和reference message(參考消息)進(jìn)行故障診斷和容錯(cuò)的方法,通過實(shí)驗(yàn)驗(yàn)證了采用冗余的方式能夠保證當(dāng)前時(shí)間意義上的主節(jié)點(diǎn)和參考消息故障情況下整個(gè)網(wǎng)絡(luò)的性能不受影響,提高故障情況下網(wǎng)絡(luò)的可靠性。

    標(biāo)簽: TTCAN 電動(dòng)汽車 總線

    上傳時(shí)間: 2013-04-24

    上傳用戶:refent

  • serial_COM

    串口通訊大師源代碼,相互學(xué)習(xí)嘛,蠻不錯(cuò)的rs232調(diào)試程序-Serial communication master source code and learn from each other do

    標(biāo)簽: serial_COM

    上傳時(shí)間: 2013-07-06

    上傳用戶:zhangjt

主站蜘蛛池模板: 来凤县| 福泉市| 灵璧县| 铜川市| 延吉市| 兴国县| 广安市| 阿合奇县| 芷江| 体育| 曲水县| 横山县| 宣威市| 庄浪县| 乡城县| 鲁山县| 永年县| 稻城县| 吉林市| 峡江县| 洮南市| 河间市| 武清区| 赣榆县| 黄浦区| 五河县| 湘潭市| 上栗县| 白水县| 正宁县| 天气| 瑞丽市| 张家口市| 会泽县| 合江县| 嘉祥县| 雅安市| 山阴县| 湘潭市| 连州市| 浮山县|