這是一個(gè)利用MAX PULL 制作的VHDL的四位除法器的程序 如果有需要仿真圖的 請(qǐng)叫站長(zhǎng)聯(lián)系我
標(biāo)簽： PULL VHDL MAX 除法器
上傳時(shí)間： 2016-07-30
上傳用戶：1159797854
這是一個(gè)利用MAX PULL 制作的VHDL的四位全加器的程序 如果有需要仿真圖的 請(qǐng)叫站長(zhǎng)聯(lián)系我
標(biāo)簽： PULL VHDL MAX 全加器
上傳時(shí)間： 2014-05-31
上傳用戶：lht618
這是一個(gè)利用MAX PULL 制作的VHDL的減法器的程序 如果有需要仿真圖的 請(qǐng)叫站長(zhǎng)聯(lián)系我
標(biāo)簽： PULL VHDL MAX 減法器
上傳時(shí)間： 2014-01-10
上傳用戶：baitouyu
用MAX+plusⅡ設(shè)計(jì)實(shí)現(xiàn)QPSK解調(diào)器。
標(biāo)簽： plus QPSK MAX 設(shè)計(jì)實(shí)現(xiàn)
上傳時(shí)間： 2013-12-13
上傳用戶：xfbs821
CPLD數(shù)字電路設(shè)計(jì)——使用MAX+plusⅡ入門(mén)篇.rar 不能錯(cuò)過(guò)的書(shū)籍
標(biāo)簽： CPLD plus MAX
上傳時(shí)間： 2013-12-15
上傳用戶：qiao8960
MAX 7000 Programmable Logic Device Family
標(biāo)簽： Programmable Device Family Logic
上傳時(shí)間： 2014-01-15
上傳用戶：風(fēng)之驕子
一個(gè)max的vhdl源碼 一個(gè)max的vhdl源碼
標(biāo)簽： vhdl max 源碼
上傳時(shí)間： 2013-12-19
上傳用戶：wff
在軟件MAX+plus II環(huán)境中，設(shè)計(jì)了一臺(tái)RISC模型機(jī)，具有以下功能：輸入包含10個(gè)整數(shù)（無(wú)符號(hào)數(shù)）的數(shù)組M，按從小到大的順序輸出這10個(gè)數(shù)。
標(biāo)簽： plus MAX 軟件 環(huán)境
上傳時(shí)間： 2016-09-03
上傳用戶：c12228
MAX II CPLD具有靈活的可編程接口，合并了分立的FLASH存儲(chǔ)器件，能快速和容易地配置FPGA，DSP，ASIC等。本中文手冊(cè)將讓用戶對(duì)CPLD有一個(gè)宏觀的認(rèn)識(shí)。
標(biāo)簽： CPLD MAX II 可編程接口
上傳時(shí)間： 2016-09-18
上傳用戶：duoshen1989
This directory contains code implementing the K-means algorithm using min-max distance.
標(biāo)簽： implementing directory algorithm contains
上傳時(shí)間： 2016-10-11
上傳用戶：familiarsmile
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
