CPLD數字電路設計使用MAx+PlusⅡ（完整版） ，硬件電路設計適合初學者
標簽： CPLD Plus MAx 數字 電路設計
上傳時間： 2016-06-26
上傳用戶：ABC5539
MAx-log-map,DVB-RCS,Turbo,譯碼,程序
標簽： MAx-log-map DVB-RCS Turbo 譯碼 程序
上傳時間： 2018-12-20
上傳用戶：digitallife_wj
數字電子技術綜合實驗，MAx+PLUS II快速入門
標簽： PLUS_II MAx 快速入門
上傳時間： 2019-01-20
上傳用戶：wjh1215
MAx+plusⅡ是Altera公司提供的FPGA/CPLD開發集成環境，Altera是世界上最大可編程邏輯器件的供應商之一。MAx+plusⅡ界面友好，使用便捷，被譽為業界最易用易學的EDA軟件。在MAx+plusⅡ上可以完成設計輸入、元件適配、時序仿真和功能仿真、編程下載整個流程，它提供了一種與結構無關的設計環境，是設計者能方便地進行設計輸入、快速處理和器件編程。
標簽： 計算機組成原理
上傳時間： 2013-05-22
上傳用戶：eeworm
MAx+PLUS II Advanced Synthsis ALtera的一個免費HDL綜合工具，安裝后可以直接使用，是MAxplusII的一個插件，用這個插件進行語言綜合，比直接使用MAxplusII綜合的效果好
標簽： 2.0 機械設計 軟件
上傳時間： 2013-07-15
頻率是電子技術領域內的一個基本參數，同時也是一個非常重要的參數。穩定的時鐘在高性能電子系統中有著舉足輕重的作用，直接決定系統性能的優劣。隨著電子技術的發展，測頻系統使用時鐘的提高，測頻技術有了相當大的發展，但不管是何種測頻方法，±1個計數誤差始終是限制測頻精度進一步提高的一個重要因素。 本設計闡述了各種數字測頻方法的優缺點。通過分析±1個計數誤差的來源得出了一種新的測頻方法：檢測被測信號，時基信號的相位，當相位同步時開始計數，相位再次同步時停止計數，通過相位同步來消除計數誤差，然后再通過運算得到實際頻率的大小。根據M/T法的測頻原理，已經出現了等精度的測頻方法，但是還存在±1的計數誤差。因此，本文根據等精度測頻原理中閘門時間只與被測信號同步，而不與標準信號同步的缺點，通過分析已有等精度澳孽頻方法所存在±1個計數誤差的來源，采用了全同步的測頻原理在FPGA器件上實現了全同步數字頻率計。根據全同步數字頻率計的測頻原理方框圖，采用VHDL語言，成功的編寫出了設計程序，并在MAx+PLUS Ⅱ軟件環境中，對編寫的VHDL程序進行了仿真，得到了很好的效果。最后，又討論了全同步頻率計的硬件設計并給出了電路原理圖和PCB圖。對構成全同步數字頻率計的每一個模塊，給出了較詳細的設計方法和完整的程序設計以及仿真結果。
標簽： FPGA 數字頻率計
上傳時間： 2013-06-05
上傳用戶：wys0120
本文對基于FPGA的液晶顯示控制系統的設計與實現進行了研究。設計中從LCD技術參數著手，通過對顯示驅動系統結構與工作原理的研究，設計出顯示控制系統的框圖及各功能模塊的VHDL程序，通過單片機系統配置FPGA芯片，控制LCD顯示相應的漢字和圖形。LCD顯示控制系統由顯示控制電路、顯示驅動電路和相關外圍輔助電路組成。顯示控制電路從電路中各個功能模塊所需要的控制時序信號出發，通過對其工作過程的研究，設計出控制器、RAM控制器等各功能模塊。顯示驅動電路從LCD工作所需要的掃描時序信號出發，設計出時序發生電路等各功能模塊。所有的VHDL程序通過了MAx+PLUS—II軟件實現編譯及仿真后，在實際的硬件中調試通過。
標簽： FPGA 液晶顯示 控制系統
上傳時間： 2013-04-24
上傳用戶：asasasas
蟲蟲下載站版權所有 京ICP備2021023401號-1
