由于信道中存在干擾,數(shù)字信號在信道中傳輸?shù)倪^程中會產(chǎn)生誤碼.為了提高通信質(zhì)量,保證通信的正確性和可靠性,通常采用差錯控制的方法來糾正傳輸過程中的錯誤.本文的目的就是研究如何通過差錯控制的方法以提高通信質(zhì)量,保證傳輸?shù)恼_性和可靠性.重點研究一種信道編解碼的算法和邏輯電路的實現(xiàn)方法,并在硬件上驗證,利用碼流傳輸?shù)臏y試方法,對設(shè)計進行測試.在以上的研究基礎(chǔ)之上,橫向擴展和課題相關(guān)問題的研究,包括FPGA實現(xiàn)和高速硬件電路設(shè)計等方面的研究. 糾錯碼技術(shù)是一種通過增加一定的冗余信息來提高信息傳輸可靠性的有效方法.RS碼是一種典型的糾錯碼,在線性分組碼中,它具有最強的糾錯能力,既能糾正隨機錯誤,也能糾正突發(fā)錯誤.在深空通信,移動通信以及數(shù)字視頻廣播等系統(tǒng)中具有廣泛的應用,隨著RS編碼和解碼算法的改進和相關(guān)的硬件實現(xiàn)技術(shù)的發(fā)展,RS碼在實際中的應用也將更加廣泛. 在研究中,對所研究的問題進行分解,集中精力研究課題中的重點和難點,在各個模塊成功實現(xiàn)的基礎(chǔ)上,成功的進行系統(tǒng)組合,協(xié)調(diào)各個模塊穩(wěn)定的工作. 在本文中的EDA設(shè)計中,使用了自頂向下的設(shè)計方法,編解碼算法每一個子模塊分開進行設(shè)計,最后在頂層進行元件例化,正確實現(xiàn)了編碼和解碼的功能. 本文首先介紹相關(guān)的數(shù)字通信背景;接著提出糾錯碼的設(shè)計方案,介紹RS(31,15)碼的編譯碼算法和邏輯電路的實現(xiàn)方法,RTL代碼編寫和邏輯仿真以及時序仿真,并討論了FPGA設(shè)計的一般性準則以及高速數(shù)字電路設(shè)計的一些常用方法和注意事項;最后設(shè)計基于FPGA的硬件電路平臺,并利用靜態(tài)和動態(tài)的方法對編解碼算法進行測試. 通過對編碼和解碼算法的充分理解,本人使用Verilog HDL語言對算法進行了RTL描述,在Altera公司Cyclone系列FPGA平臺上面實現(xiàn)了編碼和解碼算法. 其中,編碼的最高工作頻率達到158MHz,解碼的最高工作頻率達到91MHz.在進行硬件調(diào)試的時候,整個系統(tǒng)工作在30MHz的時鐘頻率下,通過了硬件上的靜態(tài)測試和動態(tài)測試,并能夠正確實現(xiàn)預期的糾錯功能.
上傳時間: 2013-07-01
上傳用戶:liaofamous
本文從總體方案、硬件電路、軟件程序、性能測試等幾個方面詳細地闡述了基于FPGA與USB2.0的數(shù)據(jù)采集系統(tǒng)。采集系統(tǒng)選用高采樣率低噪聲的12位AD轉(zhuǎn)換芯片進行AD轉(zhuǎn)換電路設(shè)計;借助頻率高、內(nèi)部時延小的FPGA芯片實現(xiàn)USB固件并以此控制USB接口芯片,通過乒乓的方式對采樣數(shù)據(jù)進行緩存,提高了系統(tǒng)數(shù)據(jù)吞吐能力;運用USB2.0標準的接口芯片為整個采集系統(tǒng)提供USB的通信能力。采用集成度較高的FPGA芯片作為系統(tǒng)控制核心,降低了設(shè)計難度,提高了系統(tǒng)穩(wěn)定性,同時還減小了設(shè)備體積。
標簽: FPGA 2.0 USB 數(shù)據(jù)采集
上傳時間: 2013-04-24
上傳用戶:xuanjie
作為嵌入式系統(tǒng)核心的微處理器,是SOC不可或缺的“心臟”,微處理器的性能直接影響著整個SOC的性能。 與國際先進技術(shù)相比,我國在這一領(lǐng)域的研究和開發(fā)工作還相當落后,這直接影響到我國信息產(chǎn)業(yè)的發(fā)展。本著趕超國外先進技術(shù),填補我國在該領(lǐng)域的空白以擺脫受制于國外的目的,我國很多科研單位和公司進行了自己的努力和嘗試。經(jīng)過幾年的探索,已經(jīng)有多種自主知識產(chǎn)權(quán)的處理器芯片完成了設(shè)計驗證并逐漸進入市場化階段。我國已結(jié)束無“芯”的歷史,并向設(shè)計出更高性能處理器的目標邁進。 艾科創(chuàng)新微電子公司的VEGA處理器,是公司憑借自己的技術(shù)力量和科研水平設(shè)計出的一款64位高性能RSIC微處理器。該處理器基于MIPSISA構(gòu)架,采用五級流水線的設(shè)計,并且使用了高性能處理器所廣泛采用的虛擬內(nèi)存管理技術(shù)。設(shè)計過程中采用自上而下的方法,根據(jù)其功能將其劃分為取指、譯碼、算術(shù)邏輯運算、內(nèi)存管理、流水線控制和cache控制等幾個功能塊,使得我們在設(shè)計中能夠按照其功能和時序要求進行。 本文的首先介紹了MIPS微處理器的特點,通過對MIPS指令集和其五級流水線結(jié)構(gòu)的介紹使得對VEGA的設(shè)計有了一個直觀的認識。在此基礎(chǔ)上提出了VEGA的結(jié)構(gòu)劃分以及主要模塊的功能。作為采用虛擬內(nèi)存管理技術(shù)的處理器,文章的主要部分介紹了VEGA的虛擬內(nèi)存管理技術(shù),將VEGA的內(nèi)存管理單元(MMU)尤其是內(nèi)部兩個翻譯后援緩沖(TLB)的設(shè)計作為重點給出了流水線處理器設(shè)計的方法。結(jié)束總體設(shè)計并完成仿真后,并不能代表設(shè)計的正確性,它還需要我們在實際的硬件平臺上進行驗證。作為論文的又一重點內(nèi)容,介紹了我們在VEGA驗證過程中使用到的FPGA的主要配置單元,F(xiàn)PGA的設(shè)計流程。VEGA的FPGA平臺是一完整的計算機系統(tǒng),我們利用在線調(diào)試軟件XilinxChipscope對其進行了在線調(diào)試,修正其錯誤。 經(jīng)過模塊設(shè)計到最后的FPGA驗證,VEGA完成了其邏輯設(shè)計,經(jīng)過綜合和布局布線等后端流程,VEGA采用0.18工藝流片后達到120MHz的工作頻率,可在其平臺上運行Windows-CE和Linux嵌入式操作系統(tǒng),達到了預計的設(shè)計要求。
上傳時間: 2013-07-07
上傳用戶:標點符號
本文首先介紹了利用FPGA設(shè)計數(shù)字電路系統(tǒng)的流程和雷達數(shù)字信號處理的主要內(nèi)容。 在第二章中主要闡述了FIR數(shù)字濾波器的窗函數(shù)設(shè)計方法,并應用FIR濾波器設(shè)計數(shù)字動目標顯示和數(shù)字動目標檢測系統(tǒng);脈沖壓縮處理是現(xiàn)代雷達信號處理的一個重要組成部分,線性調(diào)頻信號和二相巴克碼的脈沖壓縮處理方法在第三章做了重點描述。 Cyclone系列芯片是高性價比,基于1.5V、0.13um采用銅制層的SRAM工藝。它是第一種支持配置數(shù)據(jù)解壓的FPGA芯片。論文設(shè)計的最后部分是利用Altera公司Cyclone系列FPGA芯片EP1C6F256C6和EPCS4配置芯片設(shè)計設(shè)計SD轉(zhuǎn)換器,在QuartusⅡ4.0下采用VHDL語言和邏輯電路圖結(jié)合的設(shè)計方法,經(jīng)過仿真并最終實現(xiàn)了硬件設(shè)計。 設(shè)計結(jié)果表明電路性能可靠,SD轉(zhuǎn)換的精度較高,完全滿足設(shè)計的要求。
上傳時間: 2013-06-26
上傳用戶:華華123
JPEG2000是新一代圖像壓縮標準,JPEG2000與傳統(tǒng)JPEG最大的不同,在于它放棄了JPEG所采用的以離散余弦變換(Discrete Cosine Transform)為主的區(qū)塊編碼方式,而采用以小波轉(zhuǎn)換(Wavelet Transform)為主的多解析編碼方式.離散小波變換算法是現(xiàn)代譜分析工具,在圖像處理與圖像分析領(lǐng)域正得到越來越廣泛的應用.由于JPEG2000標準具有復雜的算法,全部用軟件來實現(xiàn)將會占用很大的處理器時間開銷和內(nèi)存開銷,尤其對于實時圖像傳輸和處理系統(tǒng),因而用硬件電路來實現(xiàn)JPEG2000標準的部分或全部,就具有重要的意義,本課題的目的就是用硬件電路來實現(xiàn)JPEG2000標準中的離散小波變換部分,論文研究的主要工作就是設(shè)計了一個符合JPEG2000標準的、高性能的多級二維離散小波變換的硬件電路.論文研究的內(nèi)容主要分為兩部分,第一部分首先分析了JPEG2000標準和離散小波變換的原理,重點研究了離散小波變換的快速算法,包括第一代小波變換所采用的卷積算法和第二代小波變換所采用的提升算法,然后具體分析了離散小波變換在JPEG2000中的具體實現(xiàn).論文第二部分對兩種離散小波變換快速算法的硬件實現(xiàn)進行了比較,并選擇卷積濾波算法作為硬件實現(xiàn)的對象,并采用Daubechies9/7小波基.然后具體設(shè)計了離散小波變換的各個模塊,所有的模塊都是有硬件描述語言(Verilog HDL)來實現(xiàn),經(jīng)過仿真和邏輯綜合,在一塊自行設(shè)計的FPGA開發(fā)板上進行了驗證.仿真和驗證的結(jié)果表明了該小波變換的硬件電路符合JPEG2000標準,具有較高的速度和信噪比.
上傳時間: 2013-04-24
上傳用戶:h886166
本論文討論的是如何對符合DVB-T標準的數(shù)字圖像無線監(jiān)控系統(tǒng)中的MPEG2圖像實現(xiàn)底層硬件的實時加/解密.數(shù)字圖像無線監(jiān)控系統(tǒng)是某公司研發(fā)的符合DVB-T標準的實時圖像語音無線傳輸系統(tǒng),通過對實時采集的圖像等信息的發(fā)射與接收實現(xiàn)對遠程現(xiàn)場的無線監(jiān)控.為了保證圖像數(shù)據(jù)在傳輸中的保密性,設(shè)計了基于FPGA的實時MPEG2圖像加/解密系統(tǒng).該系統(tǒng)由加/解密算法模塊和密鑰管理模塊組成.加/解密算法模塊完成發(fā)射機及接收機中的實時數(shù)據(jù)流的加/解密,該模塊是基于FPGA的,采用美國國家標準DES(Dara Encryption Standard)算法,實現(xiàn)了對MPEG2 TS流的硬件加/解密.密鑰管理模塊完成加/解密模塊的密鑰產(chǎn)生、管理、控制、輸入等功能.本論文首先介紹了密碼學的基本知識及幾種典型的加密體制和算法.接著介紹了DVB-T數(shù)字廣播標準和數(shù)字圖像無線監(jiān)控系統(tǒng)的原理和系統(tǒng)結(jié)構(gòu).然后對圖像加解密器的系統(tǒng)設(shè)計原理及實現(xiàn)做了詳細介紹.在此基礎(chǔ)上,介紹了FPGA中的加密算法的仿真及實現(xiàn)和密鑰管理模塊的實現(xiàn).最后介紹了系統(tǒng)的硬件電路和整個系統(tǒng)的軟硬件調(diào)試.本人的工作主要包括:1.查閱資料,了解密碼學及DVB系統(tǒng)相關(guān)領(lǐng)域知識.2.根據(jù)項目要求設(shè)計基于FPGA的實時MPEG2圖像加/解密系統(tǒng)方案.3.基于FPGA完成MPEG2圖像的底層硬件加密及解密邏輯程序設(shè)計,并設(shè)計各個控制程序和驅(qū)動.4.設(shè)計系統(tǒng)原理圖及電路板,完成系統(tǒng)的軟硬件調(diào)試和與全系統(tǒng)的聯(lián)調(diào).
上傳時間: 2013-06-30
上傳用戶:jiiszha
最新的研究進展是OFDM的出現(xiàn),并且在2000年出現(xiàn)了第一個采用此技術(shù)的無線標準(HYPERLAN-Ⅱ)。由于它與TDMA及CDMA相比能處理更高數(shù)據(jù)速率,因此可以預想在第四代系統(tǒng)中也將使用此技術(shù)。 寬帶應用和高速率數(shù)據(jù)傳輸是OFDM調(diào)制/多址技術(shù)通信系統(tǒng)的重要特征之一。作者通過參與國家863計劃項目“OFDM通信系統(tǒng)”一年以來的研發(fā)工作,對OFDM通信系統(tǒng)及相關(guān)技術(shù)有了深入的理解,積累了大量實際經(jīng)驗,并在相關(guān)工作中取得了部分研究成果。 另一方面,關(guān)于寬帶自適應均衡技術(shù)的研究在近年來也引起了廣泛的關(guān)注。它是補償信道畸變的重要的技術(shù)之一。作者通過參與該項目FPGA部分的開發(fā)與調(diào)試工作,基于單片F(xiàn)PGA實現(xiàn)了均衡部分;此外,作者在頻域自適應均衡算法方面也取得了一些理論成果。 本文的主體部分就是根據(jù)上述工作的內(nèi)容展開的。 首先介紹了本課題相關(guān)技術(shù)的發(fā)展情況,主要包括:OFDM系統(tǒng)的技術(shù)原理、技術(shù)優(yōu)勢、歷史和現(xiàn)狀,均衡技術(shù)的特點和發(fā)展等。末尾敘述了本課題的來源和研究意義,并簡介了作者的主要工作和貢獻。確定將WSSUS分布和瑞利衰落作為本文研究的信道模型。主要分析了常用的時域均衡器,均是單載波非擴頻數(shù)字調(diào)制中常用到的均衡器和均衡算法,為接下來的進一步研究作理論參考。 接著,論述了均衡必須用到的信道估計技術(shù)。重點就該方案的核心算法(頻域均衡算法)進行了數(shù)學上進行了較深入的研究,建立系統(tǒng)模型,并據(jù)此推導了三種頻域均衡的算法:頻域消除HICI,Gauss-Seidel迭代算法,頻域線性內(nèi)插。采用WSSUS信道模型進行了計算機仿真,得出了采用這些均衡算法在不同條件下的性能曲線。并且系統(tǒng)地、有重點地對該方案的原理和實質(zhì)進行了較深入的討論。歸納比較了各種算法的算法復雜度和能達到的性能,并且結(jié)合信道糾錯編解碼進行了細致的分析。進一步嘗試設(shè)計了無線局域網(wǎng)OFDM系統(tǒng)的設(shè)計,采用典型的歐洲Hyperlan2系統(tǒng)為例,把研究成果引入到實際的整個系統(tǒng)中來看。結(jié)合具體的系統(tǒng)指出了該均衡算法在抗衰落和相位偏移方面的應用。 最后,描述了利用Xilinx的xc2v3000-4FG676型號芯片針對OFDM系統(tǒng)實現(xiàn)頻域自適應均衡的方法,主要給出了設(shè)計方法、時序仿真結(jié)果和處理速度估值等;并結(jié)合最新的FPGA發(fā)展動態(tài)和特點,對基于FPGA實現(xiàn)其他均衡算法的升級空間進行了討論。 本文的結(jié)束語中,對作者在本文中所作貢獻進行了總結(jié),并指出了仍有待深入研究的幾個問題。
上傳時間: 2013-04-24
上傳用戶:
本文首先在介紹多用戶檢測技術(shù)的原理以及系統(tǒng)模型的基礎(chǔ)上,對比分析了幾種多用戶檢測算法的性能,給出了算法選擇的依據(jù)。為了同時克服多址干擾和多徑干擾,給出了融合多用戶檢測與分集合并技術(shù)的接收機結(jié)構(gòu)。 接著,針對WCDMA反向鏈路信道結(jié)構(gòu),介紹了擴頻使用的OVSF碼和擾碼,分析了擾碼的延時自相關(guān)特性和互相關(guān)特性,指出了存在多址干擾和多徑干擾的根源。在此基礎(chǔ)上,給出了解相關(guān)檢測器的數(shù)學公式推導和結(jié)構(gòu)框圖,并仿真研究了用戶數(shù)、擴頻比、信道估計精度等參數(shù)對系統(tǒng)性能的影響。 常規(guī)的干擾抵消是基于chip級上的抵消,需要對用戶信號重構(gòu),因此具有較高的復雜度。在解相關(guān)檢測器的基礎(chǔ)上,衍生出符號級上的干擾抵消。通過仿真,給出了算法中涉及的干擾抑制控制權(quán)值、干擾抵消級數(shù)等參數(shù)的最佳取值,并進行了算法性能比較。仿真結(jié)果驗證了該算法的有效性。 最后,介紹了WCDMA系統(tǒng)移動臺解復用技術(shù)的硬件實現(xiàn),在FPGA平臺上分別實現(xiàn)了與基站和安捷倫8960儀表的互聯(lián)互通。
上傳時間: 2013-07-29
上傳用戶:jiangxin1234
該文針對復雜信號實時處理的困難,提出了采用FPGA來實現(xiàn)信號處理的方法,并根據(jù)系統(tǒng)需要設(shè)計了一個嵌入式實驗平臺.根據(jù)FPGA實現(xiàn)信號處理的關(guān)鍵點:設(shè)計合理的FPGA結(jié)構(gòu),體現(xiàn)算法的并行性和流水性,論文著重分析了用FPGA實現(xiàn)陣列結(jié)構(gòu)處理的具體方法和實現(xiàn)過程.論文從分析算法的并行度入手,提出用相關(guān)圖方法直觀反映算法的相關(guān)性,在此基礎(chǔ)上設(shè)計了算法的信號流圖結(jié)構(gòu)和脈動陣列結(jié)構(gòu).并針對典型信號處理算法(矩陣運算、卷積運算)進行了并行度分析,相關(guān)圖設(shè)計和從相關(guān)圖導出脈動陣列結(jié)構(gòu)的研究.同時針對FPGA特點,提出了采用CORDIC結(jié)構(gòu)來設(shè)計通用運算單元,給出其流水實現(xiàn)的結(jié)構(gòu),結(jié)合脈動陣列結(jié)構(gòu)提高了矩陣運算性能.最后設(shè)計一個以32位CPU為核心的實驗平臺,編寫了啟動程序和診斷程序.
上傳時間: 2013-04-24
上傳用戶:1427796291
現(xiàn)場可編程門陣列FPGA具有性能好、規(guī)模大、可重復編程、開發(fā)投資小等優(yōu)點,在現(xiàn)代電子產(chǎn)品中應用得越來越廣泛。隨著微電子技術(shù)的高速發(fā)展,成本的不斷下降,F(xiàn)PGA正逐漸成為各種電子產(chǎn)品不可或缺的重要部件。 FPGA軟件復雜的設(shè)置和不同的算法、FPGA硬件多樣的結(jié)構(gòu)和豐富的功能、各個廠商互不兼容的軟硬件等差異,都不僅使如何挑選合適的軟硬件用于產(chǎn)品設(shè)計成為FPGA用戶棘手的問題,而且使構(gòu)造一個精確合理的FPGA軟硬件性能的測試方法變得十分復雜。 基準測試是用一個基準設(shè)計集按照統(tǒng)一的測試規(guī)范評估和量化目標系統(tǒng)的軟件或硬件性能,是目前計算機領(lǐng)域應用最廣泛、最主要的性能測試技術(shù)。 通過分析影響FPGA軟硬件性能基準測試的諸多因素,比如基準設(shè)計的挑選、基準設(shè)計的優(yōu)化,F(xiàn)PGA軟件的設(shè)置和約等,本文基于設(shè)計和硬件分類、優(yōu)化策略分類的基準測試規(guī)范,提出了一組詳盡的度量指標。 基準測試的規(guī)范如下,首先根據(jù)測試目的配置測試環(huán)境、挑選基準設(shè)計和硬件分類,針對不同的FPGA軟硬件優(yōu)化基準設(shè)計,然后按照速度優(yōu)先最少優(yōu)化、速度優(yōu)先最大優(yōu)化、資源和功耗優(yōu)先最少優(yōu)化、資源和功耗優(yōu)先最大優(yōu)化四種優(yōu)化策略分別編譯基準設(shè)計,并收集延時、成本、功耗和編譯時間這四種性能數(shù)據(jù),最后使用速度優(yōu)先最少優(yōu)化下的性能集、速度優(yōu)先最少優(yōu)化性能集、資源和功耗優(yōu)先最少優(yōu)化下的性能集、資源和功耗優(yōu)先最大優(yōu)化下的性能集、速度優(yōu)先最少和最大優(yōu)化之間性能集的差、速度優(yōu)先最少優(yōu)化下性能集的比較等十個度量指標量化性能,生成測試報告。 最后,本基準測試規(guī)范被應用于評估和比較Altera和Xilinx兩廠商軟硬件在低成本領(lǐng)域帶處理器應用方面的性能。
上傳時間: 2013-04-24
上傳用戶:zhangyi99104144
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1