使用Verilog HDL 實現(xiàn)AES硬體加解密
標(biāo)簽： Verilog HDL AES 加解密
上傳時間： 2016-08-25
上傳用戶：gdgzhym
基于分布式算法的FPGA實現(xiàn)的FIR濾波器源碼，VHDL語言編寫的，下載工程文件后可直接在QuartusII7.0上運行。
標(biāo)簽： FPGA FIR 分布式算法 濾波器
上傳時間： 2014-01-03
上傳用戶：葉山豪
基于Xilinx XC3S500E的FPGA最小開發(fā)板制作的文章。
標(biāo)簽： Xilinx S500 500E FPGA
上傳時間： 2016-09-01
上傳用戶：13517191407
交通燈控制系統(tǒng)的FPGA設(shè)計與實現(xiàn)，紅燈亮55s，黃燈亮5s，綠燈亮50s
標(biāo)簽： FPGA 交通燈控制系統(tǒng)
上傳時間： 2016-09-02
上傳用戶：王慶才
步進電機位置控制系統(tǒng)的FPGA設(shè)計與實現(xiàn)。
標(biāo)簽： FPGA 步進電機 位置控制系統(tǒng)
上傳用戶：xhz1993
直流電動機控制系統(tǒng)的FPGA的設(shè)計與實現(xiàn)。
標(biāo)簽： FPGA 直流電動機 控制系統(tǒng)
上傳用戶：lijinchuan
CRC校驗碼并行計算的FPGA實現(xiàn),PDF打開
標(biāo)簽： FPGA CRC 校驗碼
上傳時間： 2016-09-03
上傳用戶：水中浮云
sopc sdram 硬核的verilog 源碼
標(biāo)簽： verilog sdram sopc 源碼
上傳時間： 2014-01-26
上傳用戶：shus521
大唐電信的FPGA設(shè)計經(jīng)驗，內(nèi)部資料，詳細完整，很有參考價值
標(biāo)簽： FPGA 大唐電信 設(shè)計經(jīng)驗
上傳時間： 2014-01-11
上傳用戶：yyyyyyyyyy
不同特點的FPGA是從工藝的角度來理解的，主要可以分為基于SRAM的FPGA，基于FLASH的FPGA和基于反熔絲的FPGA
標(biāo)簽： FPGA 工藝 角度
上傳時間： 2013-12-17
上傳用戶：問題問題
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
