欧美精品亚州精品,禁果av一区二区三区,a天堂资源在线

MHz

實現UXGA解決方案的雙通道AD9884A設計準則

借助AD9884A，利用一種雙芯片“乒乓”配置可以實現超過140 MHz的像素時鐘速率。雙芯片解決方案與交替像素采樣解決方案的不同之處在于，前者可以維持全速刷新率。雙通道AD9884A設計有多種實現方式。本應用筆記旨在讓用戶了解在實現這種乒乓配置時需要考慮的因素。相關變量包括布局和路由限制、時鐘選擇、圖形控制要求和最高速率要求等。

標簽： 9884A UXGA 9884 AD

上傳時間： 2013-10-28

上傳用戶：448949
一種基于gm_ID方法設計的可變增益放大器

提出了一種基于gm /ID方法設計的可變增益放大器。設計基于SMIC90nmCMOS工藝模型，可變增益放大器由一個固定增益級、兩個可變增益級和一個增益控制器構成。固定增益級對輸入信號預放大，以增加VGA最大增益。VGA的增益可變性由兩個受增益控制器控制的可變增益級實現。運用gm /ID的綜合設計方法，優化了任意工作范圍內，基于gm /ID和VGS關系的晶體管設計，實現了低電壓低功耗。為得到較寬的增益范圍，應用了一種新穎的偽冪指函數。利用Cadence中spectre工具仿真，結果表明，在1.2 V的工作電壓下，具有76 dB的增益，控制電壓范圍超過0.8 V，帶寬范圍從34 MHz到183.6 MHz，功耗為0.82 mW。

標簽： gm_ID 可變增益放大器

上傳時間： 2013-11-10

上傳用戶：笨小孩
基于ADF4111的鎖相環頻率合成器設計

為得到性能優良、符合實際工程的鎖相環頻率合成器，提出了一種以ADI的仿真工具ADIsimPLL為基礎，運用ADS（Advanced Design System 2009）軟件的快速設計方法。采用此方法設計了頻率輸出為930~960 MHz的頻率合成器。結果表明該頻率合成器的鎖定時間、相位噪聲以及相位裕度等指標均達到了設計目標。

標簽： 4111 ADF 鎖相環頻率合成器

上傳時間： 2013-12-16

上傳用戶：萍水相逢
基于ADS高效率微波功率放大器設計

基于ADS軟件，選取合適的靜態直流工作點，采用負載牽引法得到LDMOS晶體管BLF7G22L130的輸出和輸入阻抗特性，并通過設計和優化得到最佳的共軛匹配網絡，設計出高效率功率放大器。ADS設計仿真表明該功率放大器在中心頻率2 160 MHz處的效率達到70%，穩定性好、增益平坦度小等優點。

標簽： ADS 高效率微波功率放大器設計

上傳時間： 2013-11-21

上傳用戶：王慶才
AD9880色彩空間轉換器用戶指南

AD9880中的色彩空間轉換矩陣(CSC)是一個3 × 3矩陣，可提供矩陣中所有系數下的完全編程能力。每個系數均為12位寬，以保持信號完整性。CSC可在高達150 MHz的速度下運行，在60 Hz速率時支持1080 p。CSC支持“任意至任意”色彩空間，支持RGB、YUV、YCrCb等格式。

標簽： 9880 AD 色彩空間轉換器

上傳時間： 2013-11-16

上傳用戶：dragonhaixm
基于第二代電流傳輸器的積分器設計

介紹了一種基于低壓、寬帶、軌對軌、自偏置CMOS第二代電流傳輸器（CCII）的電流模式積分器電路，能廣泛應用于無線通訊、射頻等高頻模擬電路中。通過采用0.18 μm工藝參數，進行Hspice仿真，結果表明：電流傳輸器電壓跟隨的線性范圍為-1.04～1.15 V，電流跟隨的線性范圍為-9.02～6.66 mA，iX/iZ的-3 dB帶寬為1.6 GHz。輸出信號的幅度以20dB/decade的斜率下降，相位在低于3 MHz的頻段上保持在90°。

標簽： 電流傳輸器積分器

上傳時間： 2014-06-20

上傳用戶：lvchengogo
一種X波段頻率合成器的設計方案

　　在非相參雷達測試系統中，頻率合成技術是其中的關鍵技術.針對雷達測試系統的要求，介紹了一種用DDS激勵PLL的X波段頻率合成器的設計方案。文中給出了主要的硬件選擇及具體電路設計，通過對該頻率合成器的相位噪聲和捕獲時間的分析，及對樣機性能的測試，結果表明該X波段頻率合成器帶寬為800 MHz、輸出相位噪聲優于-80 dBc/Hz@10 kHz、頻率分辨率達0.1 MHz，可滿足雷達測試系統系統的要求。測試表明，該頻率合成器能產生低相噪、高分辨率、高穩定度的X波段信號，具有較好的工程應用價值。

標簽： X波段頻率合成器設計方案

上傳時間： 2013-10-21

上傳用戶：pkkkkp
帶有增益提高技術的高速CMOS運算放大器設計

設計了一種用于高速ADC中的高速高增益的全差分CMOS運算放大器。主運放采用帶開關電容共模反饋的折疊式共源共柵結構，利用增益提高和三支路電流基準技術實現一個可用于12~14 bit精度，100 MS/s采樣頻率的高速流水線（Pipelined）ADC的運放。設計基于SMIC 0.25 μm CMOS工藝，在Cadence環境下對電路進行Spectre仿真。仿真結果表明，在2.5 V單電源電壓下驅動2 pF負載時，運放的直流增益可達到124 dB，單位增益帶寬720 MHz，轉換速率高達885 V/μs，達到0.1%的穩定精度的建立時間只需4 ns，共模抑制比153 dB。

標簽： CMOS 增益提高運算放大器設計

上傳時間： 2014-12-23

上傳用戶：jiiszha
ISA總線多通道控制電路方案

該電路集成了16路光耦隔離輸入電路和8路繼電器輸出電路，可在ISA總線的控制下完成數據信號、指令信號和電源信號的輸入輸出。實際應用結果表明，該多通道控制電路的信號分配傳輸頻率可達6.5 MHz，完全達到設計要求；該電路按國家軍用標準設計定型，在測試領域具有廣闊的應用前景。

標簽： ISA 總線多通道控制電路

上傳時間： 2013-11-24

上傳用戶：zhangfx728
一種增益增強型套筒式運算放大器的設計

設計了一種用于高速ADC中的全差分套筒式運算放大器.從ADC的應用指標出發,確定了設計目標,利用開關電容共模反饋、增益增強等技術實現了一個可用于12 bit精度、100 MHz采樣頻率的高速流水線(Pipelined)ADC中的運算放大器.基于SMIC 0.13 μm,3.3 V工藝,Spectre仿真結果表明,該運放可以達到105.8 dB的增益,單位增益帶寬達到983.6 MHz,而功耗僅為26.2 mW.運放在4 ns的時間內可以達到0.01%的建立精度,滿足系統設計要求.

標簽： 增益增強型運算放大器

上傳時間： 2013-10-16

上傳用戶：563686540

<dl id="ccwco"></dl>