本文是基于Arria V和Cyclone V精度可調(diào)DSP模塊的高性能DSP應(yīng)用與實(shí)現(xiàn)（英文資料）
標(biāo)簽： DSP Cyclone Arria 精度可調(diào)
上傳時(shí)間： 2014-12-28
上傳用戶：CHINA526
Cyclone V FPGA功耗優(yōu)勢(shì)：采用低功耗28nm FPGA活的最低系統(tǒng)功耗（英文資料）
標(biāo)簽： Cyclone Altera FPGA 28
上傳時(shí)間： 2013-11-23
上傳用戶：lijinchuan
本白皮書介紹 Stratix V FPGA 是怎樣幫助用戶提高帶寬同時(shí)保持其成本和功耗預(yù)算不變。在工藝方法基礎(chǔ)上，Altera 利用 FPGA 創(chuàng)新技術(shù)超越了摩爾定律，滿足更大的帶寬要求，以及成本和功耗預(yù)算。Altera Stratix ® V FPGA 通過 28-Gbps 高功效收發(fā)器突破了帶寬限制，支持用戶使用嵌入式 HardCopy ®模塊將更多的設(shè)計(jì)集成到單片F(xiàn)PGA中，部分重新配置功能還提高了靈活性。
標(biāo)簽： Stratix FPGA 28 創(chuàng)新技術(shù)
上傳時(shí)間： 2013-10-30
上傳用戶：luke5347
本資料是關(guān)于Altera公司 Stratix V GX FPGA開發(fā)板電路圖的資料。資料包括開發(fā)板原理圖、PCB圖。
標(biāo)簽： Stratix Altera FPGA GX
上傳時(shí)間： 2014-01-22
上傳用戶：18707733937
MOTION BUILDER Ver.2 是用于監(jiān)控 KV-H20/H20S/H40S/H20G 的參數(shù)設(shè)定以及當(dāng)前動(dòng)作狀態(tài)的軟件。 在 PC 上可以設(shè)定復(fù)雜的參數(shù)，并可以在顯示畫面上監(jiān)控正在運(yùn)行的 KV-H20/H20S/H40S/H20G。 關(guān)于 MOTION BUILDER Ver.2 概要、功能與使用方法的詳細(xì)說明。在安裝之前，請(qǐng)仔細(xì)閱讀本手冊(cè)，并充分 理解。 注意 1、使用 MOTION BUILDER Ver.2 時(shí)，必須在可以使用 KV-H20/H20S/H40S/H20G 上 連接的緊急停止開關(guān)的地方使用。 通訊異常時(shí)，不接受 MOTION BUILDER Ver.2 的“強(qiáng)制停止”，可能會(huì)導(dǎo)致事故指示發(fā)生。發(fā)生通信異常時(shí)，MOTION BUILDER Ver.2 的“強(qiáng)制停止”按鈕將不起作用。 2、JOG 過程中，不能采用斷開 PLC 的連接電纜等手段停止通訊。 KV-H20/H20S/H40S/H20G 單元的 JOG 繼電器會(huì)一直保持 ON，機(jī)器繼續(xù)運(yùn)轉(zhuǎn)，并可能導(dǎo)致事故發(fā)生。 3、執(zhí)行監(jiān)控或者寫入?yún)?shù)（設(shè)定）時(shí)，不能斷開和 PLC 的連接電纜。 否則會(huì)發(fā)生通訊錯(cuò)誤，PC 可能會(huì)被重啟。KV-H20/H20S/H40S/H20G 內(nèi)的數(shù)據(jù)可 能會(huì)損壞。 4、在 RUN 過程中，KV-1000/700 進(jìn)行 JOG 示教時(shí)，必須在 PROG 模式下實(shí)施。 如果掃描時(shí)間較長(zhǎng)，則反映的時(shí)間變長(zhǎng)，且可能發(fā)生無法預(yù)料的動(dòng)作。 5、發(fā)送到 KV-1000/700 的單元設(shè)定信息必須與當(dāng)前打開的梯形圖程序的單元設(shè)定信 息一致。如果設(shè)定信息不同，則顯示錯(cuò)誤，且不運(yùn)行。 6、錯(cuò)誤操作或者靜電等會(huì)引起數(shù)據(jù)變化或者去失，為了保護(hù)數(shù)據(jù)，請(qǐng)定期進(jìn)行備份。 指示 關(guān)于數(shù)據(jù)的變化或者消失引起的損失，本公司不負(fù)任何責(zé)任，請(qǐng)諒解。 7、保存數(shù)據(jù)時(shí)，如果需要保留原來保存的數(shù)據(jù)，則選擇“重命名保存”。 如果“覆蓋保存”則會(huì)失去原來保存的數(shù)據(jù)。 運(yùn)行環(huán)境及系統(tǒng)配置 運(yùn)行 MOTION BUILDER Ver.2 ，必須具備如下環(huán)境。 請(qǐng)確認(rèn)您使用的系統(tǒng)是否符合如下條件、是否備齊了必需的設(shè)備。 對(duì)應(yīng)的 PC 機(jī)型 • IBM PC 以及 PC/AT 兼容機(jī)（DOS/V） 系統(tǒng)配置 • CPU Pentium 133 MHz 以上 支持 Windows 的打印 （推薦 Pentium 200 MHz 以上） • 內(nèi)存容量擴(kuò)展內(nèi)存 64MB 以上 • 硬盤可用空間 20MB 以上 • CD-ROM 驅(qū)動(dòng)器 • 接口 RS-232C 或者 USB
標(biāo)簽： BUILDER MOTION Ver 使用說明書
上傳時(shí)間： 2013-10-08
上傳用戶：fujiura
MiniGUI用戶手冊(cè)
標(biāo)簽： MiniGUI 用戶手冊(cè)
上傳時(shí)間： 2013-10-19
上傳用戶：xa_lgy
上傳時(shí)間： 2014-01-01
上傳用戶：atdawn
Spartan-3E Starter Kit Board User Guide英語版的介紹，很適合初學(xué)者學(xué)習(xí)學(xué)習(xí)
標(biāo)簽： Spartan Starter Board Guide
上傳時(shí)間： 2013-11-19
上傳用戶：ruan2570406
Arria V系列 FPGA芯片基本描述 （1）28nm FPGA，在成本、功耗和性能上達(dá)到均衡； （2）包括低功耗6G和10G串行收發(fā)器； （3）總功耗比6G Arria II FPGA低40%； （4）豐富的硬核IP模塊，提高了集成度 （5）目前市場(chǎng)上支持10.3125Gbps收發(fā)器技術(shù)、功耗最低的中端FPGA。
標(biāo)簽： Arria FPGA V系列 芯片
上傳時(shí)間： 2013-10-21
上傳用戶：lht618
上傳時(shí)間： 2015-01-01
上傳用戶：xauthu
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<center id="ciasi"></center>
<rt id="ciasi"></rt>
