Verilog HDL編寫的串并轉換。采用iout類型口。包含源文件和測試文件。用Modsim編譯。
Verilog HDL編寫的串并轉換。采用iout類型口。包含源文件和測試文件。用Modsim編譯。...
MODSIM技術資料
?? 資源總數：8
?? 源代碼：28
?? MODSIM全部資料 (8個)
里面是一個簡單的MODSIM的設計步驟!我感覺這對初學者來說,非常的好
里面是一個簡單的MODSIM的設計步驟!我感覺這對初學者來說,非常的好...
modsim的設計文檔!里面有講解,是POWERPOINT格式的文件,歡迎大家瀏覽
modsim的設計文檔!里面有講解,是POWERPOINT格式的文件,歡迎大家瀏覽...
一個關于熱敏打印機時序的仿真程序,能夠應用于大多數的熱敏打印機中,實現了打印數據的并轉串.使用Verilog編寫,在Modsim下編譯通過.并有最終的仿真波形.
一個關于熱敏打印機時序的仿真程序,能夠應用于大多數的熱敏打印機中,實現了打印數據的并轉串.使用Verilog編寫,在Modsim下編譯通過.并有最終的仿真波形....
modsim仿真必備
modsim仿真必備，可以幫助你解決很多你對軟件不熟悉的問題！...
ModScan and ModSim test Modbus Protocol
ModScan and ModSim test Modbus Protocol...
16個常用HDL編碼打包上傳 包括記數器
16個常用HDL編碼打包上傳 包括記數器，多路選擇器，全加/半加器等，均通過modsim驗證...
全加器和記數器的測試文件
全加器和記數器的測試文件，可直接用于modsim測試...