Verilog HDL編寫的串并轉換。采用iout類型口。包含源文件和測試文件。用Modsim編譯。 - 免費下載
VHDL/FPGA/Verilog資源
文件大小：2 K
?? 共 2 個源碼文件 點擊文件名可在線查看源代碼
溫馨提示：點擊文件名或"查看源碼"按鈕可在線瀏覽源代碼，支持語法高亮顯示。