DSP中巴特沃思濾波器的設(shè)計(jì)使用Verilog編寫(xiě).
標(biāo)簽： Verilog DSP 濾波器 編寫(xiě)
上傳時(shí)間： 2015-05-06
上傳用戶：三人用菜
verilog hdl 快速入門(mén),里面包含很多有用的硬件描述語(yǔ)言的程序
標(biāo)簽： verilog hdl 快速入門(mén) 硬件描述語(yǔ)言
上傳時(shí)間： 2014-01-03
上傳用戶：愛(ài)死愛(ài)死
Verilog 的非常好用易懂的教學(xué)軟件。
標(biāo)簽： Verilog 教學(xué)軟件
上傳時(shí)間： 2015-05-09
上傳用戶：拔絲土豆
實(shí)用鬧鐘的verilog代碼。不是vhdl的！經(jīng)過(guò)ldv驗(yàn)證
標(biāo)簽： verilog vhdl ldv 鬧鐘
上傳時(shí)間： 2014-01-11
上傳用戶：小儒尼尼奧
計(jì)算器芯片的verilog實(shí)現(xiàn)代碼！ 時(shí)序仿真成功
標(biāo)簽： verilog 計(jì)算器 芯片 代碼
上傳時(shí)間： 2015-05-10
用verilog語(yǔ)言實(shí)現(xiàn)的ARM7處理器的標(biāo)準(zhǔn)內(nèi)核的源代碼程序,nnARM, 具有很好的參考價(jià)值
標(biāo)簽： verilog nnARM ARM7 語(yǔ)言
上傳用戶：wanghui2438
利用Verilog編程實(shí)現(xiàn)狀態(tài)機(jī)的例子。很不錯(cuò)的。
標(biāo)簽： Verilog 編程實(shí)現(xiàn) 狀態(tài)
上傳用戶：陽(yáng)光少年2016
以verilog HDL 語(yǔ)言編寫(xiě)的一首歌曲，可供初學(xué)者借鑒
標(biāo)簽： verilog HDL 語(yǔ)言 編寫(xiě)
上傳時(shí)間： 2013-12-26
上傳用戶：ma1301115706
HDL 編碼風(fēng)格與編碼指導(dǎo),介紹了詳細(xì)的vhdl和verilog hdl語(yǔ)言的編程風(fēng)格
標(biāo)簽： verilog vhdl HDL hdl
上傳時(shí)間： 2014-01-05
上傳用戶：古谷仁美
卡內(nèi)基梅隴大學(xué)verilog課程講義,希望大家能夠喜歡！
標(biāo)簽： verilog 大學(xué) 講義 家
上傳用戶：xiaohuanhuan
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
