Verilog HDL硬件描述語言 01簡介.PDF 02HDL指南.PDF 03語言要素.PDF 04表達式.PDF 05門電平模型化.PDF 06用戶定義原語.PDF 07數據流模型化.PDF 08行為建模.PDF 09結構建模.PDF 10其它論題.PDF 11驗證.PDF 12建模實例.PDF 13語法參考.PDF
標簽： HDL Verilog 模型
上傳時間： 2013-12-28
上傳用戶：Andy123456
Demostration of example 6.2: Constrained Receding Horizon Control Example retired from the book: Receding Horizon Control - Model Predictive Control for State Models published on 2007-03-28
標簽： Demostration Constrained Receding Control
上傳時間： 2014-01-27
上傳用戶：330402686
利用duffing振子檢測微弱信號頻率的matlab程序。可以檢測與周期策動力頻率相差0.03之內的微弱信號頻率。信噪比達到-68db
標簽： duffing matlab 0.03 頻率
上傳時間： 2013-12-31
上傳用戶：Breathe0125
93-03年的全國數學建模試題，阿虎已經幫你整理好了，特別適合數學建模愛好者下載做練習！
標簽： 93 03 數學建模 試題
上傳時間： 2014-01-04
上傳用戶：dreamboy36
1) 我哭,無論是否是你的錯,你都一定要哄我. 02) 我也不會每秒鐘都記著你,彼此彼此. 03) 我見到帥哥都會觀望,這也是天生的. 04) 我牢騷你,都是因為我關心你和緊張你.
標簽： 02 03 04
上傳用戶：啊颯颯大師的
％this program is written by 劉學智. Finished time is 05.1.23 16:03 ％utilizing it solving TSP problem by simulating stealing algorithm
標簽： utilizing Finished program problem
上傳時間： 2015-10-07
上傳用戶：yimoney
上傳用戶：cc1915
上傳時間： 2014-01-24
上傳用戶：遠遠ssad
一個在96年到03年在華為工作的人寫的傳記，《走出華為》， 自序：當華為已成往事 湯圣平
標簽： 華為
上傳時間： 2014-01-09
上傳用戶：gtzj
01引論 02進程的描述 03進程的控制 04進程的同步 05經典同步問題與管程 06進程的通信 07線程與編程 08處理機調度 09實時調度 10處理機死鎖 11死鎖+多處理機 12程序裝入與內存連續分配 13連續分配與分頁管理 14分頁與分段內存管理 15虛擬存儲和請求分頁 16頁面置換算法 17頁面置換與請求分段 18I-O系統 19緩沖管理與設備分配 20設備分配與設備處理 21磁盤管理 22文件系統與結構 23目錄與空間管理
標簽： 進程 處理機 死鎖 調度
上傳時間： 2015-11-14
上傳用戶：woshiayin
蟲蟲下載站版權所有 京ICP備2021023401號-1
