久久不射影院,国产精品精品久久久久久,黄页在线观看免费

Map

MIMO-GMC系統(tǒng)中Turbo譯碼器的設(shè)計(jì)及FPGA實(shí)現(xiàn)

Turbo碼是一類并行級聯(lián)的系統(tǒng)卷積碼，它是在綜合級聯(lián)碼、最大后驗(yàn)概率(Map)譯碼、軟輸入軟輸出及迭代譯碼等理論基礎(chǔ)上的一種創(chuàng)新。Turbo碼的基本原理是通過對編碼器結(jié)構(gòu)的巧妙設(shè)計(jì)，多個(gè)子碼通過交織器隔離進(jìn)行并行級聯(lián)編碼輸出，增大了碼距。譯碼器則以類似內(nèi)燃機(jī)引擎廢氣反復(fù)利用的機(jī)理進(jìn)行迭代譯碼以反復(fù)利用有效信息流，從而獲得卓越的糾錯(cuò)能力。計(jì)算機(jī)仿真表明，Turbo碼不但在加性高斯噪聲信道下性能優(yōu)越，而且具有很強(qiáng)的抗衰落、抗干擾能力，當(dāng)交織長度足夠長時(shí)，其糾錯(cuò)性能接近香農(nóng)極限。 FPGA(FieldProgrammableGateArray)，即現(xiàn)場可編程門陣列，是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。FPGA技術(shù)具有大規(guī)模、高集成度、高可靠性、設(shè)計(jì)周期短、投資小、靈活性強(qiáng)等優(yōu)點(diǎn)，逐步成為復(fù)雜數(shù)字硬件電路設(shè)計(jì)的理想選擇。本論文以東南大學(xué)移動(dòng)通信實(shí)驗(yàn)室B3G課題組提出的“支持多天線的廣義多載波無線傳輸技術(shù)”(MIMO-GMC)為背景，分析了Turbo譯碼算法，并針對MIMO-GMC系統(tǒng)的迭代接收機(jī)中所采用的外信息保留和聯(lián)合檢測譯碼迭代的特點(diǎn)，完成了采用滑動(dòng)窗Log-Map算法的軟輸入、軟輸出的Turbo譯碼器的設(shè)計(jì)。整個(gè)譯碼器模塊的設(shè)計(jì)采用Verilog語言描述，并在VirtexⅡPro系列FPGA芯片上實(shí)現(xiàn)。

標(biāo)簽： MIMO-GMC Turbo FPGA

上傳時(shí)間： 2013-04-24

上傳用戶：shanml
Turbo碼編譯碼以及其FPGA實(shí)現(xiàn)的研究

本文以Turbo碼譯碼器的FPGA實(shí)現(xiàn)為目標(biāo)，對Turbo碼的迭代譯碼算法及用硬件語言實(shí)現(xiàn)其譯碼算法進(jìn)行了深入研究。本文首先在理論上對Turbo碼的編譯碼原理進(jìn)行了深入的研究，并用C語言對其Map譯碼算法進(jìn)行了驗(yàn)證仿真，接著就Turbo碼Map算法的衍生算法即LOG_Map和MAX_LOG_Map算法用C程序做了仿真和測試。隨后本文就一些對Map譯碼性能起著重要影響的參數(shù)也用C程序做了仿真對比。最后，考慮到硬件實(shí)現(xiàn)的簡化，MAX-Log-Map算法成為了本文的硬件實(shí)現(xiàn)方案。本文采用了模塊化設(shè)計(jì)，在對各個(gè)模塊進(jìn)行設(shè)計(jì)的基礎(chǔ)上提出了一些改進(jìn)的方案，對Turbo碼編碼器設(shè)計(jì)中的同步問題進(jìn)行了改進(jìn)，對分塊并行Turbo碼譯碼算法的硬件實(shí)現(xiàn)進(jìn)行了研究。在設(shè)計(jì)中綜合運(yùn)用了“自頂向下”和“自下而上”的設(shè)計(jì)方去，通過功能模塊分割，合理設(shè)置系統(tǒng)參數(shù)，并通過模塊之間的參數(shù)傳遞，使Turbo碼編譯碼器具有較好的靈活性。

標(biāo)簽： Turbo FPGA 編譯碼

上傳時(shí)間： 2013-04-24

上傳用戶：wengtianzhu
Turbo碼譯碼算法研究及其FPGA實(shí)現(xiàn)

在通信系統(tǒng)中，人們一直致力于信息傳輸?shù)挠行院涂煽啃缘难芯浚诺兰m錯(cuò)編碼技術(shù)一直是人們研究的重點(diǎn)。1993年，Turbo碼的提出，以其接近Shannon極限的優(yōu)異的譯碼性能在編碼界引起了轟動(dòng)，并成為研究糾錯(cuò)編碼的熱點(diǎn)課題。經(jīng)過十幾年的研究和發(fā)展，目前，Turbo碼已經(jīng)走向了實(shí)用化的道路，如何用硬件實(shí)現(xiàn)有效的Turbo碼編譯碼器成為了人們研究的重點(diǎn)。論文以基于FPGA實(shí)現(xiàn)Turbo碼譯碼器為研究目標(biāo)，首先分析了Turbo碼的基本編譯碼原理和3GPP標(biāo)準(zhǔn)的Turbo碼編碼結(jié)構(gòu)和交織算法。然后重點(diǎn)分析了Map譯碼算法，Log-Map譯碼算法和：Max-Log-Map譯碼算法，并對三種譯碼算法進(jìn)行了詳細(xì)的理論推導(dǎo)和計(jì)算復(fù)雜度的定量分析比較，對影響Turbo碼譯碼性能的主要因素進(jìn)行了MATLB仿真分析。論文在深入分析比較上述三種譯碼算法的基礎(chǔ)之上，選擇Max-Log-Map譯碼算法進(jìn)行了Turbo碼譯碼器的FPGA設(shè)計(jì)實(shí)現(xiàn)。主要針對FPGA實(shí)現(xiàn)的數(shù)據(jù)量化、定點(diǎn)數(shù)據(jù)表示方式、Max-Log-Map算法子譯碼器關(guān)鍵運(yùn)算單元的FPGA設(shè)計(jì)和基于3GPP標(biāo)準(zhǔn)的Turbo碼譯碼器的內(nèi)交織的FPGA設(shè)計(jì)進(jìn)行了深入研究，完成了固定譯碼長度的Turbo碼譯碼器的FPGA設(shè)計(jì)實(shí)現(xiàn)，并利用ModelSim和MATLAB分別對譯碼器進(jìn)行了功能時(shí)序驗(yàn)證和FPGA定點(diǎn)仿真測試。

標(biāo)簽： Turbo FPGA 譯碼算法研究

上傳時(shí)間： 2013-07-09

上傳用戶：caixiaoxu26
Turbo碼編碼譯碼算法與FPGA實(shí)現(xiàn)方法的研究

本文主要研究Turbo碼的編碼和譯碼算法及其FPGA硬件實(shí)現(xiàn).在概述信道編碼理論及其發(fā)展歷程之后,簡要地論述了Turbo碼的原理.然后分別對Turbo碼的Map譯碼算法,LOG-Map算法進(jìn)行推導(dǎo),在給出LOG-Map的推導(dǎo)之后,提出了對于LOG-Map譯碼算法的兩點(diǎn)改進(jìn),采用三階牛頓插值函數(shù)對校驗(yàn)函數(shù)進(jìn)行擬合,采用雙滑動(dòng)窗口技術(shù)取代傳統(tǒng)的單滑動(dòng)窗口技術(shù).Turb碼還有一種譯碼復(fù)雜度相對較低的算法——SOVA算法,本文也給出了SOVA算法的詳細(xì)推導(dǎo)過程.在對LOG-Map和SOVA算法的詳細(xì)推導(dǎo)之后,本文給出Turbo碼的軟件仿真,采用Matlab語言編寫Turbo碼仿真系統(tǒng)程序,仿真系統(tǒng)比較了單滑動(dòng)窗口技術(shù)和雙滑動(dòng)窗口技術(shù)在不同的信噪比下的譯碼性能.在軟件仿真的基礎(chǔ)上,本文給出了Turbo碼編碼器和采用LOG-Map譯碼算法譯碼器的FPGA硬件實(shí)現(xiàn)方法.

標(biāo)簽： Turbo FPGA 編碼譯碼算法

上傳時(shí)間： 2013-06-19

上傳用戶：plsee
Turbo碼編譯器FPGA設(shè)計(jì)與實(shí)現(xiàn)

1993年，Turbo碼的提出，以其接近Shannon極限的優(yōu)異的性能在編碼界引起了轟動(dòng)，并成為研究的熱點(diǎn)。隨著研究的不斷深入和技術(shù)的發(fā)展，目前，Turbo碼已經(jīng)應(yīng)用到很多實(shí)際通信系統(tǒng)中。同時(shí)，如何實(shí)現(xiàn)Turbo碼編譯碼器成為了人們研究的重點(diǎn)。論文以基于FPGA實(shí)現(xiàn)Turbo碼編譯碼器為研究目標(biāo)，首先分析了Turbo碼的基本編譯碼原理和3GPP標(biāo)準(zhǔn)的Turbo碼編碼結(jié)構(gòu)。然后分析了Map譯碼算法，Log-Map譯碼算法和Max-Log-Map譯碼算法，接著仔細(xì)分析了對系統(tǒng)性能影響的各個(gè)參數(shù)并逐一進(jìn)行選擇，最后對各個(gè)選擇的系統(tǒng)進(jìn)行仿真，對仿真的結(jié)果進(jìn)行比較論證，確定滿足系統(tǒng)性能要求的各個(gè)參數(shù)。論文在系統(tǒng)仿真分析論證的基礎(chǔ)之上，進(jìn)行了Turbo碼編碼器的設(shè)計(jì)實(shí)現(xiàn)和硬件測試，選擇Max-Log-Map譯碼算法進(jìn)行了Turbo碼譯碼器的FPGA設(shè)計(jì)實(shí)現(xiàn)和硬件測試。最后完成整個(gè)通信系統(tǒng)的搭建和調(diào)試。主要針對FPGA實(shí)現(xiàn)的數(shù)據(jù)量化、定點(diǎn)數(shù)據(jù)表示方式、Max-Log-Map算法子譯碼器關(guān)鍵運(yùn)算單元的FPGA設(shè)計(jì)和譯碼的時(shí)序控制進(jìn)行了深入研究，完成了固定譯碼長度的Turbo碼譯碼器的FPGA設(shè)計(jì)實(shí)現(xiàn)，并利用ModelSim和MATLAB分別對譯碼器進(jìn)行了時(shí)序功能驗(yàn)證和FPGA定點(diǎn)仿真測試。

標(biāo)簽： Turbo FPGA 編譯器

上傳時(shí)間： 2013-05-30

上傳用戶：www240697738
基于FPGA的Turbo碼編譯碼器研究與實(shí)現(xiàn)

本文以Turbo碼編譯碼器的FPGA實(shí)現(xiàn)為目標(biāo)，對Turbo碼的編譯碼算法和用硬件語言將其實(shí)現(xiàn)進(jìn)行了深入的研究。首先，在理論上對Turbo碼的編譯碼原理進(jìn)行了介紹，確定了Max-log-MAF算法的譯碼算法，結(jié)合CCSDS標(biāo)準(zhǔn)，在實(shí)現(xiàn)編碼器時(shí)，針對標(biāo)準(zhǔn)中給定的幀長、碼率與交織算法，以及偽隨機(jī)序列模塊與幀同步模塊，提出了相應(yīng)解決方案；而在相應(yīng)的譯碼器設(shè)計(jì)中，采用了FPGA設(shè)計(jì)中“自上而下”的設(shè)計(jì)方法，權(quán)衡硬件實(shí)現(xiàn)復(fù)雜度與處理時(shí)延等因素，優(yōu)先考慮面積因素，提高元件的重復(fù)利用率和降低電路復(fù)雜度，來實(shí)現(xiàn)Turbo碼的Max-log-Map算法譯碼。把整個(gè)系統(tǒng)分割成不同的功能模塊，分別闡述了實(shí)現(xiàn)過程。然后，基于Verilog HDL 設(shè)計(jì)出12位固點(diǎn)數(shù)據(jù)的Turbo編譯碼器以及仿真驗(yàn)證平臺，與用Matlab語言設(shè)計(jì)的相同指標(biāo)的浮點(diǎn)數(shù)據(jù)譯碼器進(jìn)行性能比較，得到該設(shè)計(jì)的功能驗(yàn)證。最后，研究了Tuxbo碼譯碼器幾項(xiàng)最新技術(shù)，如滑動(dòng)窗譯碼，歸一化處理，停止迭代技術(shù)結(jié)合流水線電路設(shè)計(jì)，將改進(jìn)后的譯碼器與先前設(shè)計(jì)的譯碼器分別在ISE開發(fā)環(huán)境中針對目標(biāo)器件xilinx Virtex-Ⅱ500進(jìn)行電路綜合，證實(shí)了這些改進(jìn)技術(shù)能有效地提高譯碼器的吞吐量，減少譯碼時(shí)延和存儲器面積從而降低功耗。

標(biāo)簽： Turbo FPGA 編譯碼器

上傳時(shí)間： 2013-04-24

上傳用戶：haohaoxuexi
偽隨機(jī)序列發(fā)生器的FPGA設(shè)計(jì)與實(shí)現(xiàn)

偽隨機(jī)序列 (Pseudo-Random Sequence，PRS)廣泛應(yīng)用于密碼學(xué)、擴(kuò)頻通信、雷達(dá)、導(dǎo)航等領(lǐng)域，其設(shè)計(jì)和分析一直是國際上的研究熱點(diǎn)。混沌序列作為一種性能優(yōu)良的偽隨機(jī)序列，近年來受到越來越多的關(guān)注。尋找一種性能更為良好的混沌偽隨機(jī)序列(ChaosPseudo Random Sequence，CPRS)并且完成其硬件實(shí)現(xiàn)，在理論研究與工程應(yīng)用上都是十分有價(jià)值的。基于切延遲橢圓反射腔映射混沌系統(tǒng)(Tangent-Delay Ellipse Reflecting Cavity Map System，TD-ERCS)已被理論分析和測試證明具有良好的密碼學(xué)性質(zhì)。本文介紹了一種基于TD-ERCS構(gòu)造偽隨機(jī)序列發(fā)生器 (Pseudo Random SequenceGenerator，PRSG)的新方法；并基于這種方法，提出了以現(xiàn)場可編程門陣列 (Field Programmable Gate Array，F(xiàn)PGA)為平臺的硬件設(shè)計(jì)實(shí)現(xiàn)方案，采用硬件描述語言 (VHSIC Hardware DescriptionLanguage，VHDL )完成了整個(gè)系統(tǒng)的設(shè)計(jì)，通過了仿真與適配，完成了硬件調(diào)試；詳細(xì)地論述了系統(tǒng)總體框架及內(nèi)部模塊設(shè)計(jì)，重點(diǎn)介紹了TD-ERCS算法實(shí)現(xiàn)單元的設(shè)計(jì)，并在系統(tǒng)中設(shè)計(jì)加入了異步串行接口，完善了整個(gè)系統(tǒng)的模塊化，可使系統(tǒng)嵌入到現(xiàn)有的各類密碼系統(tǒng)與設(shè)備中；基于FDELPHI編程環(huán)境，完成了計(jì)算機(jī)應(yīng)用軟件的設(shè)計(jì)，為使用基于TD-ERCS開發(fā)的PRSG硬件產(chǎn)品提供了人機(jī)交互界面，也為分析與測試硬件系統(tǒng)產(chǎn)生的CPRS提供了方便；同時(shí)依據(jù)美國國家標(biāo)準(zhǔn)與技術(shù)研究院 (National Institute of Standards andTechnology，NIST)提出的偽隨機(jī)序列性能指標(biāo)，對軟件與硬件系統(tǒng)產(chǎn)生的CPRS進(jìn)行了標(biāo)準(zhǔn)測試，軟件方法所得序列各項(xiàng)性能指標(biāo)完全合格，硬件FPGA所得序列僅三項(xiàng)測試未能通過，其原因有待進(jìn)一步研究。

標(biāo)簽： FPGA 偽隨機(jī)序列發(fā)生器

上傳時(shí)間： 2013-06-20

上傳用戶：heart520beat
怎樣寫testbench-xilinx

怎樣寫testbench-xilinx 在ISE 環(huán)境中，當(dāng)前資源操作窗顯示了資源管理窗口中選中的資源文件能進(jìn)行的相關(guān)操作。在資源管理窗口選中了 testbench 文件后，在當(dāng)前資源操作窗顯示的 ModelSim Simulator 中顯示了4種能進(jìn)行的模擬操作，分別是：Simulator Behavioral Model（功能仿真）、Simulator Post-translate VHDL Model（翻譯后仿真）、Simulator Post-Map VHDL Model（映射后仿真）、Simulator Post-Place & Route VHDL Model（布局布線后仿真）。如

標(biāo)簽： testbench-xilinx

上傳時(shí)間： 2013-11-14

上傳用戶：467368609
HCS12X系列存儲器配置操作指南

The HCS12X family is the successor to the HCS12family, with many additional features. One new feature isthe increased memory available to the CPU and themethods available to access it. This document focuses onthe improved memory Map configuration.

標(biāo)簽： HCS 12X 12 存儲器

上傳時(shí)間： 2013-11-13

上傳用戶：王者A
基于Android的地鐵出口導(dǎo)航系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

隨著城市人口的急劇膨脹導(dǎo)致交通超載負(fù)荷，城市地鐵的建設(shè)極大的緩解了城市交通問題，然而由于眾多出入口，往往導(dǎo)致人們出行的困擾，本文以Android為開發(fā)平臺，以區(qū)域電子地圖為基礎(chǔ)開發(fā)了地鐵出口導(dǎo)航系統(tǒng)，實(shí)現(xiàn)了地鐵站各站點(diǎn)出口及周邊道路、公交信息等的查詢，并通過集成SQLite及Google Map實(shí)現(xiàn)數(shù)據(jù)庫管理及地圖服務(wù)應(yīng)用。首先介紹了android 智能操作系統(tǒng)的基本情況，然后通過分析軟件運(yùn)用的各項(xiàng)技術(shù)展現(xiàn)了android平臺的強(qiáng)大開放性和兼容性，在引入這些類庫的同時(shí)又對Android通用框架下應(yīng)用軟件的開發(fā)進(jìn)行了總結(jié)，最后以上海南站作為應(yīng)用背景，通過實(shí)例可視化地展示了系統(tǒng)應(yīng)用的實(shí)用性、時(shí)效性，為人們的方便快捷出行提供了輔助決策支持。

標(biāo)簽： Android 地鐵導(dǎo)航系統(tǒng)設(shè)計(jì)

上傳時(shí)間： 2014-01-05

上傳用戶：frank1234