magnify-Master.zip
標簽： magnify-Master zip
上傳時間： 2020-09-14
上傳用戶：test012
ASIO2WASAPI-Master源碼
標簽： ASIO2WASAPI-Master 源碼
上傳時間： 2021-10-19
上傳用戶：nqwang
spi 通信的Master部分使用的verilog語言實現(xiàn)，可以做為你的設(shè)計參考。module spi_Master(rstb,clk,mlb,start,tdat,cdiv,din, ss,sck,dout,done,rdata); input rstb,clk,mlb,start; input [7:0] tdat; //transmit data input [1:0] cdiv; //clock divider input din; output reg ss; output reg sck; output reg dout; output reg done; output reg [7:0] rdata; //received dataparameter idle=2'b00; parameter send=2'b10; parameter finish=2'b11; reg [1:0] cur,nxt; reg [7:0] treg,rreg; reg [3:0] nbit; reg [4:0] mid,cnt; reg shift,clr;
上傳時間： 2022-02-03
上傳用戶：
完整的經(jīng)過驗證的IIC Master（verilog ），完整的經(jīng)過驗證的IIC Master（verilog ）
上傳時間： 2022-05-18
上傳用戶：
Chrome-Setup-Lifetime-Free-3.7.0-Master.zip
標簽： chrome
上傳時間： 2022-06-26
上傳用戶：
TTCAN協(xié)議在CAN協(xié)議基礎(chǔ)之上，將事件觸發(fā)機制與實時性更高的時間觸發(fā)機制相結(jié)合，提高了網(wǎng)絡(luò)實時性，滿足對安全性要求苛刻的實時系統(tǒng)以及總線日益增長的信息負載的需求；同時，CAN總線技術(shù)的基礎(chǔ)為TTCAN總線技術(shù)研究奠定了很好的軟硬件支持條件。 論文首先介紹了TTCAN協(xié)議的通訊原理、軟硬件環(huán)境的建立和總線網(wǎng)絡(luò)性能的測試方法。 按照ISO11898－4標準的要求，在自主研發(fā)的CAN總線實時仿真系統(tǒng)上結(jié)合軟件編程能夠?qū)崿F(xiàn)TTCAN協(xié)議的時間觸發(fā)通訊功能，使整個系統(tǒng)成為具有時間觸發(fā)功能的TTCAN總線通訊網(wǎng)絡(luò)，得到網(wǎng)絡(luò)要采用TTCAN協(xié)議通訊時各ECU必須具備穩(wěn)定可靠的本地時鐘和相應(yīng)的時鐘同步和計數(shù)機制的結(jié)論。 結(jié)合混合動力電動汽車動力系統(tǒng)對采用TTCAN協(xié)議通訊時的網(wǎng)絡(luò)性能進行了測試和分析，結(jié)果表明，TTCAN網(wǎng)絡(luò)中周期型消息的實時性不受網(wǎng)絡(luò)中其他消息的影響，時間觸發(fā)通訊方式和系統(tǒng)矩陣的調(diào)度安排在一定程度上減少了總線上消息間的沖突，提高了網(wǎng)絡(luò)實時性和總線帶寬利用率。 對比分析同等條件下TTCAN總線網(wǎng)絡(luò)和CAN總線網(wǎng)絡(luò)的性能，TTCAN協(xié)議能夠保證網(wǎng)絡(luò)總線在高峰值負載的情況下網(wǎng)絡(luò)的實時性。 研究了對TTCAN總線網(wǎng)絡(luò)中time Master（時間主節(jié)點）和reference message（參考消息）進行故障診斷和容錯的方法，通過實驗驗證了采用冗余的方式能夠保證當前時間意義上的主節(jié)點和參考消息故障情況下整個網(wǎng)絡(luò)的性能不受影響，提高故障情況下網(wǎng)絡(luò)的可靠性。
上傳時間： 2013-04-24
上傳用戶：refent
串口通訊大師源代碼，相互學(xué)習(xí)嘛，蠻不錯的rs232調(diào)試程序-Serial communication Master source code and learn from each other do
標簽： serial_COM
上傳時間： 2013-07-06
上傳用戶：zhangjt
英文描述： Dual Negative-Edge-Triggered Master-Slave J-K Flip-Flops with Clear and Complementary Outputs 中文描述： 雙下降沿觸發(fā)主從JK觸發(fā)器明確和互補輸出
上傳時間： 2013-04-24
上傳用戶：黃華強
mcu與cpld之間spi接口程序，mcu為Master，cpld用verilog寫成slave模塊
上傳時間： 2013-08-14
上傳用戶：1039312764
本光盤里各版本監(jiān)控軟件是針對不同機型所設(shè)計的，請您確認自己所購機型后，選擇 對應(yīng)的程序安裝。 1、EAST產(chǎn)品：EA620H（EA620S）、EA630H（EA630S）、EA800全系列、Master全系列、 STX全系列、RT全系列機器均選用UPSilon2000軟件。雙擊圖標后，選擇適合自己的操作系 統(tǒng)進行相應(yīng)安裝設(shè)置。 2、EA610H(EA610S)及其它型號UPS請選用Rups2000軟件進行安裝。 謝謝您的支持！祝您工作愉快！
標簽： ups 監(jiān)控軟件
上傳時間： 2013-11-21
上傳用戶：xywhw1
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
