DM642 接硬盤的方案，利用FPGA作FIFO緩沖，達到數(shù)據(jù)/圖像/視頻的實時高速寫入。
標(biāo)簽： 642 DM 硬盤 方案
上傳時間： 2013-08-13
上傳用戶：lgd57115700
在MATLAB中實現(xiàn)硬件FPGA
標(biāo)簽： MATLAB FPGA 硬件
上傳時間： 2013-08-14
上傳用戶：15736969615
用matlab建立模型設(shè)計fpga，文章采用系統(tǒng)模型
標(biāo)簽： matlab fpga 模型設(shè)計
上傳用戶：jhksyghr
matlab在fpga中的應(yīng)用的三個具體事例，。
標(biāo)簽： matlab fpga 中的應(yīng)用
上傳時間： 2013-08-16
上傳用戶：從此走出陰霾
Xilinx的FPGA 中的matlab simulink建模，內(nèi)有幾種調(diào)制方式，比如QPSK等
標(biāo)簽： simulink Xilinx matlab FPGA
上傳用戶：zhishenglu
無線通信的FPGA實現(xiàn)及Matlab程序
標(biāo)簽： Matlab FPGA 無線通信 程序
上傳時間： 2013-08-17
上傳用戶：lifangyuan12
分析了MATLAB/Simulink 中DSP Builder 模塊庫在FPGA 設(shè)計中優(yōu)點，\\r\\n然后結(jié)合FSK 信號的產(chǎn)生原理，給出了如何利用DSP Builder 模塊庫建立FSK 信號發(fā)生器模\\r\\n型，以及對FSK 信號發(fā)生器模型進行算法級仿真和生成VHDL 語言的方法，并在modelsim\\r\\n中對FSK 信號發(fā)生器進行RTL 級仿真，最后介紹了在FPGA 芯片中實現(xiàn)FSK 信號發(fā)生器的設(shè)\\r\\n計方法。
標(biāo)簽： Simulink Builder MATLAB FPGA
上傳時間： 2013-08-20
上傳用戶：herog3
基于matlab軟件開發(fā)平臺，介紹FPGA開發(fā)環(huán)境的構(gòu)建
標(biāo)簽： matlab 軟件 開發(fā)平臺
上傳時間： 2013-09-02
上傳用戶：xhwst
CPLD與51單片機總線接
標(biāo)簽： CPLD 51單片機 總線
上傳時間： 2013-09-03
上傳用戶：ewtrwrtwe
Allegro 里面如何在端接匹配的情況下調(diào)等長線
標(biāo)簽： Allegro 端接 等長線
上傳時間： 2013-09-06
上傳用戶：gdgzhym
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
