<center id="66gya"></center>
專輯類----可編程邏輯器件相關專輯 Altera-FPGA／CPLD設計-基礎篇-332頁-24.5M.rar
標簽： Altera-FPGA 24.5 CPLD 332
上傳時間： 2013-06-12
上傳用戶：時代將軍
專輯類----可編程邏輯器件相關專輯 ALTERA可編程邏輯器件及其應用-317頁-7.3M.rar
上傳時間： 2013-08-04
上傳用戶：ZHWKLIU
專輯類-可編程邏輯器件相關專輯-96冊-1.77G ALTERA可編程邏輯器件及其應用-317頁-7.3M.pdf
上傳時間： 2013-06-15
上傳用戶：lifevast
專輯類-可編程邏輯器件相關專輯-96冊-1.77G Altera-FPGA-CPLD設計-高級篇-335頁-23.6M.pdf
標簽： Altera-FPGA-CPLD 23.6 335
上傳時間： 2013-04-24
上傳用戶：rocwangdp
專輯類-可編程邏輯器件相關專輯-96冊-1.77G Altera-FPGA-CPLD設計-基礎篇-332頁-24.5M.pdf
標簽： Altera-FPGA-CPLD 24.5 332
上傳時間： 2013-06-04
上傳用戶：WS Rye
fpga仿真工具modelsim的中文詳細教程，希望對FPGA學習有用
上傳時間： 2013-05-31
上傳用戶：不挑食的老鼠
隨著我國工業和國民經濟的快速發展，電網負荷急劇增加，特別是沖擊性、非線性負荷所占比重不斷加大，使得供電電壓發生波動和閃變，嚴重影響著電網的電能質量。根據國際電工委員會(IEC)電磁兼容(EMC)標準IEC61000-3-7以及國標GB12326-2000，電壓波動和閃變己成為衡量電能質量的重要指標。 電壓波動和閃變作為衡量電能質量的重要指標，能更直接、迅速地反映出電網的供電質量。然而，目前國內還沒有很好的電壓波動與閃變測量的數字信號處理方法。為此，論文在深入研究電壓波動和閃變測量技術的基礎上，提出一種基于Simulink/DSP Builder的數字信號處理的FPGA設計方法，利用DSP Builder工具將Simulink的模型文件(．mdl)轉化成通用的硬件描述語言VHDL文件，避免了VHDL語言手動編寫系統的煩瑣過程，從而能夠將更多精力集中于系統算法的優化上。該方法充分利用Matlab/Simulink系統建模的優勢，同時也能夠發揮FPGA并行執行速度快、測量精度高的優點。 論文首先介紹了電壓波動和閃變的基木概念、特征量，闡述了電壓波動與閃變的測量原理，分析比較了現有測量方法和裝置的特點和優劣。然后依據電壓波動與閃變測量的IEC標準以及國家標準，在對電壓波動與閃變測量模擬仿真的基礎上研究其數字化實現方法，即采用數字濾波的方式在Simulink/DSP Builder工具下設計電壓波動與閃變測量系統的數字模型。同時在ModelSim SE6.1d軟件下進行了系統功能仿真，并且在Altera公司的FPGA設計軟件QuartusⅡ6.0下進行了系統時序仿真。 仿真結果表明，基于Simulink/DSP Builder窗口化的數字信號處理的FPGA設計方案，設計簡單、快捷高效，能夠滿足電壓波動和閃變測量最初的系統設計要求，為進一步從事電壓波動和閃變測量研究提供了一種全新的設計理念，具有一定的理論與現實意義。
上傳時間： 2013-07-10
上傳用戶：笨小孩
數字圖像處理技術是信息科學中近幾十年來發展最為迅速的學科之一。目前，數字圖像處理技術被廣泛應用于航空航天、通信、醫學及工業生產等領域中。數字圖像處理的特點是處理的數據量大，處理非常耗時，本文研究了在FPGA上用硬件描述語言實現圖像處理算法，通過功能模塊的硬件化，解決了視頻圖像處理的速度問題。隨著微電子技術的高速發展，FPGA為數字圖像信號處理在算法、系統結構上帶來了新的方法和思路。 本文設計的基于FPGA的圖像處理系統，是一個具有視頻圖像采集、圖像處理、圖像顯示功能的圖像處理系統。該系統采用Altera公司FPGA芯片作為中央處理器，由視頻解碼模塊、圖像處理模塊、視頻編碼模塊組成。模擬視頻信號由CCD傳感器送入，經視頻解碼芯片SAA7113轉換成數字視頻信號后，圖像處理模塊完成中值濾波和邊緣檢測這兩種圖像處理算法，視頻編碼芯片SAA7121將數字視頻信號轉換成模擬視頻信號輸出。 整個設計及各個模塊都在Altera公司的開發環境QuartusⅡ以及第三方仿真軟件Modelsim上進行了仿真及邏輯綜合。仿真結果表明，使用FPGA硬件處理圖像數據不僅能夠獲得良好的處理效果，處理速度也遠遠高于軟件法處理的方法。
上傳時間： 2013-04-24
上傳用戶：han_zh
本文完成了對MIPS-CPU的指令集確定，流水線與架構設計，代碼編寫，并且在x86計算機上搭建了稱為gccmips_elf的仿真系統，完成了對MIPS-CPU硬件系統的模擬仿真，最終完成FPGA芯片的下載與實現。 @@ 本文完成了包含34條指令的MIPS-CPU指令集的制定，完成了整個MIPS-CPU的架構設計與5級流水線級數的確定。制定了整個CPU的主控制模塊的狀態轉移圖；根據MIPS-CPU的指令集的模式，完成了對不同模式下的指令的分析，給出了相應的取指，譯碼，產生新的程序存儲器尋址地址，執行，數據存儲器與寄存器文件回寫的控制信號，完成取指令模塊，譯碼模塊，執行模塊，數據回寫等模塊代碼的編寫，從而完成了流水線模塊的代碼設計。 @@ 重點分析了由于流水線設計而引入的競爭與冒險，分析了在不同流水線階段可能存在的競爭與冒險，對引起競爭與冒險的原因進行了確定，并通過增加一些電路邏輯來避免競爭與冒險的發生，完成了競爭與冒險檢測電路模塊以及數據回寫前饋電路模塊的代碼編寫，從而解決了競爭與冒險的問題，使設計的5級流水線得以暢順實現。 @@ 完成了MIPS-CPU的仿真系統平臺的搭建，該仿真器用來對應用程序進行編譯，鏈接與執行，生成相應匯編語言程序以及向量文件(16進制機器碼)；并且同時產生相關的Modelsim仿真，及Quartus II下載驗證的文件。本設計利用該仿真系統來評估設計的MIPS-CPU的硬件系統，模擬仿真結果證明本文設計的MIPS-CPU可以實現正常功能。本論文課題的研究成功對今后從事專用RISC-CPU設計的同行提供了有益的參考。 @@ 最終將設計的MIPS-CPU下載到ALTERA公司的FPGA-EP1C6Q240芯片，并且借助ALTERA公司提供的Quartus II軟件進行了編譯與驗證，對設計的MIPS-CPU的資源使用，關鍵路徑上的時序，布線情況進行了分析，最終完成各個指標的檢查，并且借助Quartus II軟件內嵌的Signal Tap軟件進行軟硬件聯合調試，結果表明設計的MIPS-CPU功能正常，滿足約束，指標正確。 @@關鍵詞 MIPS；流水線；競爭與冒險；仿真器；FPGA
上傳時間： 2013-07-31
上傳用戶：gjzeus
隨著信息時代的到來，用戶對數據保護和傳輸可靠性的要求也在不斷提高。由于信道衰落，信號經信道傳輸后，到達接收端不可避免地會受到干擾而出現信號失真。因此需要采用差錯控制技術來檢測和糾正由信道失真引起的信息傳輸錯誤。RS（Reed—Solomon）碼是差錯控制領域中一類重要的線性分組碼，由于它編解碼結構相對固定，性能強，不但可以糾正隨機差錯，而且對突發錯誤的糾錯能力也很強，被廣泛應用在數字通信、數據存儲系統中，以滿足對數據傳輸通道可靠性的要求。因此設計一款高性能的RS編解碼器不但具有很大的應用意義，而且具有相當大的經濟價值。 本文首先介紹了線形分組碼及其子碼循環碼、BCH碼的基礎理論知識，重點介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進行，接著介紹了有限域的有關理論。基于RS碼傳統的單倍結構，本文提出了一種八倍并行編碼及九倍并行解碼方案，并用Verilog HDL語言實現。其中編碼器基于傳統的線性反饋移位寄存器除法電路并進行八倍并行擴展，譯碼器關鍵方程求解模塊基于修正的歐幾里德算法設計了一種便于硬件實現的脈動關鍵方程求解結構，其他模塊均采用九倍并行實現。由于進行了超前運算、流水線及并行處理，使編解碼的數據吞吐量大為提高，同時延時更小。 本論文設計了C++仿真平臺，并與HDL代碼結果進行了對比驗證。Verilog HDL代碼經過modelsim仿真驗證，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進行綜合驗證以及靜態時序分析，綜合軟件為QUATURSⅡ V8．0。驗證及測試表明，本設計在滿足編解碼基本功能的基礎上，能夠實現數據的高吞吐量和低延時傳輸，達到性能指標要求。本論文在基于FPGA的RS（255，223）編解碼器的高速并行實現方面的研究成果，具有通用性、可移植性，有一定的理論及經濟價值。
上傳時間： 2013-04-24
上傳用戶：思琦琦
